HDL Coder



R2017a で提供される Version 3.10 では、以下の機能が強化されています。

  • For Each Subsystem: 同一ブロックの重複を減らし、HDLを ターゲットとした設計でのコードの再利用性を改善
  • AXI4 スレーブのデータ型のサポート: IP コア生成で浮動小数点信号とベクトル信号を AXI4 スレーブ インターフェイスにマッピング
  • HDL 浮動小数点演算ライブラリ: HDL コード生成でサポートされる追加および既存の単精度浮動小数点ブロックを簡単に検出
  • 段階的な Vivado 合成: Xilinx Vivado リファレンス設計の迅速な合成のために IP キャッシングを有効化
  • ​HDL 最適化フィルター: FIR フィルターの最適化されたハードウェア実装のモデル化と生成 (DSP System Toolbox が必要)​
  • ​HDL Channelizer ブロックおよび System object: 狭帯域チャネルを広帯域信号から切り離し、効率的に乗算器を使用できる HDL を生成 (DSP System Toolbox が必要)​
  • GSPS (毎秒ギガサンプル) 信号処理: フレーム入力を使用して FIR 間引きアルゴリズムのスループットを向上
  • ネイティブ浮動小数点テストベンチ: 単精度データ型で SystemVerilog DPI、コシミュレーション、および FPGA インザループ テストベンチを生成 (HDL Verifier が必要)

詳細につきましては、リリース ノートをご覧ください。

R2016b で提供される Version 3.9 では、以下の機能が強化されています。

  • 慣例的浮動小数点: 単精度の浮動小数点モデルからターゲットに依存しない、合成可能な RTL を生成
  • 適応パイプライン: 自動パイプライン挿入および帳尻を合わせるために、合成ツールおよびターゲットのクロック周波数を指定
  • ロジック アナライザー: Simulink 信号の経時的な遷移と状態の可視化、測定および解析

詳細につきましては、 リリース ノート (英語) をご覧ください。

R2016a で提供される Version 3.8 では、以下の機能が強化されています。

  • 同期サブシステム切り替え: State Control ブロックを使用してイネーブルおよびリセットの動作を指定し、よりクリーンな HDL コードを実現
  • GSPS (毎秒ギガサンプル) の信号処理: フレーム入力を使用して HDL 向けに最適化された FFT および IFFT アルゴリズムのスループットを向上
  • ハード浮動小数点 IP ターゲット: ユーザー指定のターゲット周波数で Intel Arria 10 浮動小数点演算ユニットにマップする HDL を生成
  • リソースの共有の拡張: 乗算器を共有し、さまざまなデータ型を含む演算を実現
  • テスト ベンチ生成および HDL シミュレーションの高速化: HDL Verifier で大規模なデータセット用の SystemVerilog DPI テスト ベンチを生成

詳細につきましては、 リリース ノート (英語) をご覧ください。

2015aSP1 で提供される Simulink 3.6.1 には、バグフィクスが含まれています。

詳細につきましては、 リリース ノート (英語) をご覧ください。

R2015b で提供される Version 3.7 では、以下の機能が強化されています。

  • 調整可能なパラメーター: ARM プロセッサ上の組み込みソフトウェアによるハードウェアの実行時の調整を可能にするために、AXI4 インターフェイスへマップ
  • 拡張されたバスのサポート:バス入力を持つ Enabled または Trigerred サブシステムおよびバス I/O を持つブラック ボックスの HDL を生成
  • 結果の品質の向上: リソースを広範かつ効率的にストリーミングおよび共有
  • モデル引数: モデル参照ブロックのインスタンスをパラメーター化
  • IP コア生成、FPGA ターンキーおよび汎用 ASIC/FPGA ワークフローを介して、設計からエンドツーエンドのスクリプトを作成

詳細につきましては、 リリース ノート (英語) をご覧ください。

R2015a で提供される Version 3.6 では、以下の機能が強化されています。

  • Mac OS X プラットフォームのサポート
  • 論理合成を実行せずにクリティカル パスを推定
  • Xilinx Zynq IP コア用の AXI4-Stream インターフェイスの生成
  • カスタム リファレンス設計とカスタム SoC ボードのサポート
  • MATLAB コードのパイプライン、ループ ストリーミング、ループ展開についてのプラグマを使用したローカルでの制御
  • 新製品の Vision HDL Toolbox による画像処理、ビデオ、コンピューター ビジョンの設計のサポート

詳細につきましては、 リリース ノート (英語) をご覧ください。