このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

HDL Verifierからのザイリンクス FPGA ボードのサポート

HDL Verifier™ は、 FPGA ボードとSimulink^®またはMATLAB^®のシミュレーション間の接続を提供することで、FPGA ボード上の HDL コードの検証を自動化します。

• FPGA インザループ (FIL) を使用すると、FPGA ボード上で実行されている HDL デザインと同期したSimulinkまたはMATLABシミュレーションを実行できます。

• FPGA データ キャプチャは、デザインが FPGA 上で実行されている間にデザインからの信号を観察する方法です。コンフィギュレーションとトリガー設定に基づいて、FPGA から信号データのウィンドウをキャプチャし、データをMATLABまたはSimulinkに返します。

• AXI マネージャーは、 SimulinkまたはMATLABからのライブ オンボード メモリ位置へのアクセスを提供します。FPGA デザインに AXI マネージャー IP を含める必要があります。

これらの各機能を使用するには、サポートされている接続タイプとサポートされている合成ツールを使用して、 MATLABホスト コンピュータに接続されているサポートされている FPGA ボードが必要です。

サポートされているザイリンクス FPGA ボード

このサポート パッケージにより、表内のボードの FIL シミュレーション、FPGA データ キャプチャ、および AXI マネージャーが有効になります。

FPGA データ キャプチャと AXI マネージャーは、Xilinx^®プロジェクトを使用するVivado^®デバイスでサポートされています。Xilinx ISE プロジェクトはサポートされていません。

メモ

• AXI マネージャーは、 Xilinx Zynq^® UltraScale+™ MPSoC ZCU102 評価キットの USB イーサネット インターフェイスのみをサポートします。

• HDL ワークフロー アドバイザーの AXI マネージャーと FPGA データ キャプチャは、プログラマブル ロジック (PL) イーサネットのみをサポートします。プロセッシング システム (PS) イーサネットはサポートされていません。

• HDL ワークフロー アドバイザーの FPGA データ キャプチャは、GMII および MII インターフェイスをサポートします。SGMII インターフェイスはサポートされていません。

デバイス ファミリ	ボード	イーサネット			JTAG			PCIエクスプレス			コメント
		FIL	FPGA データの取得	AXI Manager	FIL	FPGA データの取得	AXI Manager	FILa	FPGA データの取得	AXI Manager
Xilinx Artix®-7	Digilent® Nexys™ 4 Artix-7	x			x	x	x
	Digilentアーティ ボード	x	x	x	x	x	x
Xilinx Kintex®-7	Kintex-7 KC705	x	x	x	x	x	x	x		x
Xilinx Kintex UltraScale™	Kintex UltraScale FPGA KCU105 評価キット	x	x	x	x	x	x			x
Xilinx Kintex UltraScale+	Kintex UltraScale+ FPGA KCU116 評価キット		x	x		x	x			x	詳細については、を参照してください。
Xilinx Spartan®-6	Spartan-6 SP605	x
	Spartan-6 SP601	x
	XUP アトリスSpartan-6	x
Xilinx Spartan-7	Digilentアーティ S7-25				x	x	x
Xilinx Virtex® UltraScale	Virtex UltraScale FPGA VCU108 評価キット	x	x	x	x	x	x			x
Xilinx Virtex UltraScale+	Virtex UltraScale+ FPGA VCU118 評価キット		x	x	x	x	x	x		x
Xilinx Virtex-7	Virtex-7 VC707	x	x	x	x	x	x	x		x
	Virtex-7 VC709				x	x	x	x		x
Xilinx Virtex-6	Virtex-6 ML605	x
Xilinx Virtex-5	Virtex ML505	x
	Virtex ML506	x
	Virtex ML507	x
	Virtex XUPV5–LX110T	x
Xilinx Virtex-4	Virtex ML401	x									メモ Virtex-4 デバイス ファミリのサポートは、将来のリリースで削除される予定です。
	Virtex ML402	x
	Virtex ML403	x
Xilinx Zynq	Zynq-7000 ZC702	x		x	x	x	x				このボードは PS イーサネットをサポートしています。
	Zynq-7000 ZC706	x		x	x	x	x				このボードは PS イーサネットをサポートしています。
	ZedBoard™	x		x	x	x	x				プログラミングには「PROG」とマークされた USB ポートを使用します。 このボードは PS イーサネットをサポートしています。
	ZYBO™ Zynq-7000 開発ボード				x	x	x
	PicoZed™ SDR 開発キット				x	x	x
	MiniZed™					x	x				FTDI JTAG を介した FPGA データ キャプチャと AXI マネージャーでのみサポートされます。
Xilinx Zynq UltraScale+	Zynq UltraScale+ MPSoC ZCU102 評価キット	x		x	x	x	x				このボードは PS イーサネットをサポートしています。 このボードは、USB イーサネット インターフェイス上の AXI マネージャーをサポートします。詳細については、を参照してください。
	Zynq UltraScale+ MPSoC ZCU104 評価キット				x	x	x
	Zynq UltraScale+ MPSoC ZCU106 評価キット				x	x	x
	Zynq UltraScale+ RFSoC ZCU111 評価キット	x		x	x	x	x				このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ RFSoC ZCU216 評価キット	x		x	x	x	x				このボードは PS イーサネットをサポートしています。
Xilinx Versal®	Versal AI コア シリーズ VCK190 評価キット	x			x	x	x
a FIL over PCI Express® connection is supported only for 64-bit Windows® operating systems.

関連するトピック

• FPGAインザループシミュレーション
• FPGA-in-the-Loop シミュレーションのワークフロー
• データキャプチャのワークフロー
• AXI マネージャーのセットアップ