このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

FPGA データの取得

ライブFPGAから信号データをキャプチャ

FPGA での設計の実行中に、FPGA データ取得を使って設計からの信号を観察します。この機能は、FPGA から信号データのウィンドウを取得し、データを MATLAB^® または Simulink^® に返します。信号を取得するために、HDL Verifier™ は、HDL プロジェクトに統合し、残りの設計とともに FPGA に展開しなければならない IP コアを生成します。HDL Verifier は、FPGA と通信し、データを MATLAB または Simulink に返すアプリ、System object™、および Simulink モデルも生成します。

FPGA データを取得するには、次の手順に従います。

カスタマイズされたコンポーネントと IP コアを生成します。生成された IP のポート名とサイズを指定します。これらのポートは、キャプチャする信号、およびキャプチャの発生時期を制御するトリガーとして使用する信号に接続します。
生成された IP を FPGA デザインに統合し、そのデザインを FPGA ボードに展開します。
生成されたアプリ、System object、または Simulink モデルを使用して、解析、検証、または表示のためのデータを取得します。キャプチャをいつ実行するかを制御するトリガー条件と、どのデータをキャプチャするかを制御するキャプチャ条件を構成できます。

データキャプチャのワークフローを参照してください。

ツール

	FPGA データキャプチャコンポーネントの構成と生成
	ライブFPGAからMATLABワークスペースに対話的にデータをキャプチャします

関数

`hdlverifier.FPGADataReader`	ライブFPGAからMATLABワークスペースにデータをキャプチャします
`generateFPGADataCaptureIP`	FPGA データキャプチャコンポーネントジェネレーターを開く

ブロック

FPGA Data Reader

ライブFPGAからSimulinkモデルにデータをキャプチャします

トピック

データキャプチャのワークフロー
FPGA 上で実行されているデザインから信号データをキャプチャするための高レベルの手順。
トリガー
トリガー条件を使用して、FPGA 上の特定のイベントに関するデータをキャプチャします。
捕獲条件
キャプチャ条件を使用して、FPGA からどのデータをキャプチャするかを制御します。
データキャプチャの設計上の考慮事項
FPGA データキャプチャの信号、タイミング、インターフェイスの制限。

注目の例

FPGA データキャプチャを使用したザイリンクス FPGA ボードからの温度センサーデータのキャプチャ

この例では、既存の HDL デザインで FPGA データキャプチャを使用して、JTAG またはイーサネット接続経由で FPGA 内部信号をキャプチャする方法を示します。オンチップ温度センサーデータを読み取るためのザイリンクス XADC IP を実装する既存の FPGA デザインから始めます。XADC IP は、内部レジスタの読み取りおよび書き込みのための動的再構成ポート (DRP) インターフェイスを公開します。この FPGA デザインには、XADC IP から温度センサーレジスタを読み出すロジックが含まれています。さらに分析するために温度の読み取り値を取得するには、FPGA データキャプチャ機能を使用して生のセンサーデータをMATLAB®ワークスペースに読み取ります。次に、 MATLAB は生の温度データを摂氏に変換します。

スクリプトを開く