このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

step

FPGA 上で実行されている HDL IP コアからデータの 1 つのバッファをキャプチャします

構文

dataOut = step(DC)

説明

メモ

あるいは、 stepオブジェクト関数を使用してSystem object™で定義された操作を実行する代わりに、関数であるかのように、引数を指定してSystem objectを呼び出すことができます。たとえば、y = step(obj,x) と y = obj(x) は同等の演算を実行します。

dataOut = step(DC) は、 FPGA 上で実行されているデザインからライブ信号データをキャプチャします。FPGA には、FPGA データ キャプチャ コンポーネント ジェネレーター ツールから生成された HDL IP コアが含まれている必要があります。 dataOut は、キャプチャされた各信号のフィールドを含む構造体です。オブジェクト関数を呼び出して、キャプチャされた各信号のデータ型を指定します。

少なくとも 1 つの信号がトリガー条件の一部として有効になっている場合、HDL IP コアはトリガー条件の一致を待機してデータをキャプチャします。トリガー条件の一部として有効になっている信号がない場合、HDL IP コアはバッファリングされたデータをすぐにキャプチャして返します。オブジェクトを作成するとき、デフォルトではトリガー条件は設定されません。および オブジェクト関数を呼び出して、トリガー条件を設定します。

入力引数

DC — カスタマイズされたデータキャプチャオブジェクト

FPGADataReader System object

カスタマイズされたデータ キャプチャ オブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。

出力引数

dataOut — キャプチャされたデータ

構造体

キャプチャされたデータCapture_Window信号のフィールド、 Trigger_Position信号のフィールド、および FPGA データ キャプチャによってキャプチャされた各信号のフィールドを含む構造体として返されます。キャプチャされた信号フィールドは、生成時にデータ キャプチャのために要求された各信号のSample depth値のベクトルです。構造体のフィールドには次の信号名があります。

• Capture_Window — この信号は現在のキャプチャ ウィンドウを示します。

• Trigger_Position — この信号は、キャプチャ バッファ内のトリガ検出クロック サイクルの位置を示します。

• 残りのすべてのフィールド — 生成時に指定した信号名。

バージョン履歴

R2017a で導入

参考

オブジェクト

• hdlverifier.FPGADataReader

ツール

• |

トピック

• トリガー