Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

setCaptureConditionCombinationOperator

個々の信号値の比較を全体的なキャプチャ条件に組み合わせる演算子を構成する

R2022a 以降

ページ内をすべて折りたたむ

構文

setCaptureConditionCombinationOperator(DC,operator)

説明

例

setCaptureConditionCombinationOperator(DC,operator)は、個々の信号の比較を全体的なキャプチャ条件に結合する論理演算子operatorを構成します。 DC は、カスタマイズされたデータ キャプチャ オブジェクトです。

例

すべて折りたたむ

この例では、カスタマイズされたデータ キャプチャ オブジェクトDCを使用し、トリガーとデータ キャプチャの両方に 2 つの信号を定義します。信号Aは 1 ビット、信号Bは 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA データ キャプチャ コンポーネント ジェネレーター ツールを使用してデータ キャプチャ IP コアを生成するときに、 Include capture condition logicパラメーターを選択する必要があります。

信号Aが 17 に等しいと同時に、FPGA が信号B の高い値を検出したときにデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,uint8(17));

A演算子を使用して、信号 A と ANDBの比較を全体のキャプチャ条件に結合します。

setCaptureConditionCombinationOperator(DC,'AND');

入力引数

すべて折りたたむ

カスタマイズされたデータ キャプチャ オブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。

個々の信号の比較をキャプチャ条件に結合する論理演算子。 'AND'または'OR'として指定します。キャプチャ条件には、1 つ以上の信号の値の比較が含まれます。値の比較を組み合わせるには、1 種類の論理演算子のみを使用できます。たとえば、 A、 B、 C の3 つの信号がキャプチャ条件を構成しているとします。次のオプションがあります。

  • A == 10 AND B == 'Falling edge' AND C == 0
  • A == 10 OR B == 'Falling edge' OR C == 0

組み合わせ演算子を組み合わせて使用​​することはできません。捕獲条件の詳細は捕獲条件を参照。

バージョン履歴

R2022a で導入

参考

オブジェクト

ツール

  • |