displayCaptureCondition

全体的なキャプチャ状況を表示

R2022a 以降

構文

displayCaptureCondition(DC)

displayCaptureCondition(DC) には、全体的なキャプチャ条件を定義する信号値の比較と論理演算子が表示されます。 DC は、カスタマイズされたデータキャプチャオブジェクトです。

この例では、カスタマイズされたデータキャプチャオブジェクトDCを使用し、トリガーとデータキャプチャの両方に 2 つの信号を定義します。信号Aは 1 ビット、信号Bは 8 ビットです。

キャプチャ条件ロジックを有効にします。

DC.EnableCaptureCtrl = true;

キャプチャ条件ロジックを有効にするには、FPGA データキャプチャコンポーネントジェネレーターツールを使用してデータキャプチャ IP コアを生成するときに、 Include capture condition logicパラメーターを選択する必要があります。

信号A が7 より大きいと同時に、FPGA が信号B の高い値を検出したときにデータをキャプチャするキャプチャ条件を設定します。

setCaptureCondition(DC,'A',true,'High');
setCaptureCondition(DC,'B',true,7);
setCaptureConditionComparisonOperator(DC,'B','>');

A演算子を使用して、信号 A と ANDの比較を全体のキャプチャ条件に結合します。

setCaptureConditionCombinationOperator(DC,'AND');

全体的なキャプチャ状況を表示します。

displayCaptureCondition(DC);

The capture condition is:
A==High and B>7

カスタマイズされたデータキャプチャオブジェクト。 hdlverifier.FPGADataReader System objectとして指定します。