Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

指定入力の最大および最小制約値としての使用

この例では、Simulink Design Verifier でのテスト生成時とプロパティ証明時の両方について、解析の制約として入力端子の最小値と最大値を使用する方法を示します。

このモデルは判定カバレッジのテストを生成するように事前設定されています。指定された最小値と最大値は大かっこで囲まれて表示されます。この例の制約により、一部のカバレッジ オブジェクティブの達成が妨げられます。これらの制約を考慮せずにテストを生成すると、すべてのカバレッジ オブジェクティブが達成されます。

1.Input1 および Input2 の最小値と最大値は、それぞれの inport 信号属性で直接取得されます。

2.最小値と最大値は信号 a および b が関連付けられた Simulink.Signal オブジェクトで指定されます。Simulink Design Verifier は信号オブジェクトの値を制約として使用します。たとえば Inport と信号オブジェクトなどで最小値と最大値が複数指定される場合、Simulink Design Verifier はそれらの最も狭い範囲を考慮します。

3.Simulink Design Verifier は、ルートレベルの入力端子に直接接続されている Stateflow データで指定された最小制限範囲と最大制限範囲を考慮します。

4.サブシステム解析の場合、サブシステムのルートレベルで指定された入力の最小値と最大値が考慮されます。サブシステムのテストの生成には SSIn で指定した制約が使用されますが、システムレベルの解析では無視されることがわかります。

open_system('sldvdemo_minmaxconstraints');