Main Content

このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

機能要件のテスト

機能設計要件のテスト ケースの生成

ブロック

すべて展開する

Test Conditionテスト ケースでの信号値の制限
Test Objectiveテスト ケースで信号が達成しなければならないカスタム オブジェクティブを定義する
Detector入力が true となる期間の検出と、出力タイプに基づく出力が true となる期間の作成
Extender入力が true となる期間の延長
Implies特定の応答を生成する条件の指定
Within Implies目的の期間内に応答が発生するかを確認する
Verification Subsystemシミュレーション結果や生成済みのコードに影響を与えることなく、証明オブジェクティブまたはテスト オブジェクティブを指定する

関数

すべて展開する

sldvoptions設計検証オプション オブジェクトの作成
sldv.conditionStateflow チャートおよび MATLAB Function ブロックのテスト条件関数
sldv.testStateflow チャートと MATLAB Function ブロックのテスト オブジェクティブ関数
sldvextractサブシステムまたはサブチャートの内容を解析用の新しいモデルに抽出する
sldvtimerタイマー最適化の識別、変更、および表示
sldvoptions設計検証オプション オブジェクトの作成
sldvrunモデルの解析
sldvlogsignalsシミュレーション入力端子の値を記録する
sldvgencovモデルを解析して未達モデル カバレッジを取得する
sldvruntest入力データを使用したモデルのシミュレーション
sldvruntestoptssldvruntest または sldvruncgvtest に対するシミュレーションまたは実行オプションの生成
sldvharnessoptssldvmakeharness の既定のオプション
sldvmakeharnessハーネス モデルの生成
sldvmergeharnessテスト ケースおよび初期化を 1 つのハーネス モデルにマージする
sldvreportSimulink Design Verifier レポートを生成する
sldvchecksumモデルのチェックサムを返す

トピック

テスト ケースの生成の紹介

コンポーネント検証

パラメーター コンフィギュレーション

  • Parameter Configuration for Analysis
    Overview of parameter configuration for Simulink Design Verifier analysis.
  • Specify Parameter Configuration for Full Coverage
    An example of how to specify parameter constraint values to achieve full model coverage.
  • Specify Parameter Configuration for Structure or Bus Parameters
    This example describes how to generate tests that constrain the values for the structures and bus signals in a model. Suppose that your model includes a variable called kpGainsStructure, which is a structure in the MATLAB® workspace. The model uses a Bus Selector block to separate the structure fields into individual bus signals. You can constrain the values of the structure or the values of the bus signals to ensure that they stay within the specified range during simulation.

[Simulink Design Verifier] ペイン