Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

モデル カバレッジ解析

形式的解析手法による体系的検証のテスト ケースの生成

ブロック

Test Conditionテスト ケースでの信号値の制限

関数

sldv.conditionStateflow チャートおよび MATLAB Function ブロックのテスト条件関数
sldvextractサブシステムまたはサブチャートの内容を解析用の新しいモデルに抽出する
sldvtimerタイマー最適化の識別、変更および表示
sldvoptions設計検証オプション オブジェクトの作成
sldvrunモデルの解析
sldvgencovモデルを解析して未達モデル カバレッジを取得する
sldvlogsignalsシミュレーション入力端子の値を記録する
sldvruntest入力データを使用したモデルのシミュレーション
sldvruntestoptssldvruntest または sldvruncgvtest に対するシミュレーションまたは実行オプションの生成
sldvharnessoptssldvmakeharness の既定のオプション
sldvmakeharnessハーネス モデルの生成
sldvmergeharnessテスト ケースおよび初期化を 1 つのハーネス モデルにマージする
sldvreportSimulink Design Verifier レポートを作成する

トピック

モデル カバレッジ解析について

テスト生成用のモデル カバレッジ オブジェクティブ

Simulink® Design Verifier™ の判定カバレッジは、モデルにおける判定点を表すブロックと Stateflow® ステートを調査します。

Simulink Design Verifier の改良条件判定カバレッジ

Simulink Design VerifierSimulink Coverage™ の MCDC カバレッジの違いの説明。

Simulink Design Verifier の拡張 MCDC カバレッジ

拡張 MCDC カバレッジの概念とワークフローについて説明する。

古いリリースのモデルのモデル カバレッジの拡張

Simulink Design Verifier を使用した、リリース間のモデル アップグレードのワークフローの使用方法を説明する。

テスト生成アドバイザーによる解析可能コンポーネントの特定

テスト生成アドバイザーを使用してモデルとコンポーネントの解析を進めます。

サブシステムおよび Model ブロック内の未達カバレッジ

未達カバレッジの達成を試みる前に、サブシステムを Model ブロックに変換する方法を説明します。

テスト ケースの生成

モデル判定カバレッジのテスト ケースの生成

モデルのテスト ケースを生成する過程を順に確認する例。

SimulinkTest へのテスト ケースのエクスポート

プロパティ証明、設計エラー検出およびテスト ケースの生成によって生成される Simulink Design Verifier 解析結果を使用して、Simulink Test™ でテスト ケースを生成する方法を説明する。

C Caller ブロックをもつモデルでのテスト生成

C Caller

Stateflow チャートでのカスタム コードのテスト生成

Stateflow チャート

Design Verifier ペイン: テスト生成

Simulink Design Verifier による解析対象モデルのテスト生成方法を制御するオプションを指定します。