このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

デッドロジックの検出

機能しないロジック、無効な実行パスの検出

関数

`sldvextract`	サブシステムまたはサブチャートの内容を解析用の新しいモデルに抽出する
`sldvoptions`	設計検証オプションオブジェクトの作成
`sldvrun`	モデルの解析
`sldvreport`	Simulink Design Verifier レポートを生成する

設計エラー検出とは
設計エラー検出解析オプションについて説明します。
デッドロジックの検出
Simulink^® Design Verifier™ でのデッドロジックの検出の 2 つの解析モードについて説明する。
デッドロジックの一般的原因
デッドロジックが生じるいくつかのシナリオの説明。
デッドロジック解析に対する結果の解析
この例は、sldvexCommonCausesOfDeadLogic モデルを使用して、デッドロジックの原因となっている可能性のある個所を分離する方法を示します。
不適切な値を原因とするデッドロジックの検出
デッドロジックの結果を使用して不適切な入力仕様を見つける方法を示す例
Design Verifier ペイン: 設計エラー検出
Simulink Design Verifier による解析モデルの実行時エラー検出方法を制御するオプションを指定します。
Simulink Design Verifier のオプション
[コンフィギュレーションパラメーター] ダイアログボックスの Simulink Design Verifier オプションの概要。
Simulink Design Verifier レポート
Simulink Design Verifier レポートのさまざまな部分について説明する。
Simulink Design Verifier データファイル
Simulink Design Verifier データファイルのコンテンツについて説明する。