Xilinx FPGA および SoC デバイス

生成された HDL コードを Xilinx^® FPGA、Zynq、Versal、RFSoC デバイスに展開する

HDL Coder™ では IP コアを生成して Vivado^® プロジェクトに組み込み、Xilinx ハードウェアをプログラムできます。設計を Xilinx ハードウェアに展開するには、HDL Coder Support Package for Xilinx FPGA and SoC Devices をインストールしなければなりません。インストールについては、HDL Coder でサポートされているハードウェアを参照してください。

HDL Coder Support Package for Xilinx FPGA and SoC Devices では、Xilinx Vivado を使用して FPGA 設計に統合できる IP コアの生成がサポートされています。Embedded Coder^® と組み合わせて使用することで、このソリューションでは C および HDL コード生成を使用して Xilinx Zynq^® SoC をプログラムできます。ハードウェアソフトウェア協調設計ワークフローはシミュレーション、プロトタイピング、検証、および実装にまたがります。Embedded Coder を使用すると、組み込みソフトウェアを生成してビルドし、ARM^® プロセッサで実行できます。SoC プラットフォーム向けのハードウェアソフトウェア協調設計ワークフローを参照してください。

デバイスファミリ	ボード	使用可能なリファレンス設計
Versal^®	Xilinx Versal AI Core シリーズ VCK190 評価キット	Default System Default System with AXI4 Stream Interface Default system with External DDR4 Memory Access
Zynq UltraScale+™ RFSoC	Xilinx Zynq UltraScale+ RFSoC ZCU111 評価キット	Default System with AXI4 Stream Interface Real ADC/DAC Interface IQ ADC/DAC Interface Real ADC/DAC Interface with PL-DDR4 IQ ADC/DAC Interface with PL-DDR4
Zynq UltraScale+™ RFSoC	Xilinx Zynq UltraScale+ RFSoC ZCU216 評価キット
Zynq UltraScale+ MPSoC	Xilinx Zynq UltraScale+ MPSoC ZCU102 評価キット	Default System Default System with AXI4 Stream Interface Default system with External DDR4 Memory Access
Zynq	Xilinx Zynq ZC706 評価キット	Default System Default System with AXI4 Stream Interface Default video system (requires HDMI FMC module) Default system with External DDR3 Memory Access
	Xilinx Zynq ZC702 評価キット	Default System Default System with AXI4 Stream Interface Default video system (requires HDMI FMC module)
	ZedBoard™
Kintex^®-7	Xilinx Kintex-7 KC705 開発ボード	Default System
Virtex^®-7	Xilinx Virtex-7 VC707 開発ボード
Artix^®-7	Xilinx Artix-7 35T Arty 開発ボード

メモ

新しいハードウェアにサポートを拡張するには、カスタムハードウェアプラットフォームの作成を参照してください。

ツールとボードのサポートの詳細については、Supported EDA Tools and Hardwareを参照してください。

注目の例

Xilinx Zynq プラットフォームをターゲットにする方法の概要

この例では、ハードウェアソフトウェア協調設計ワークフローを使用して Xilinx® Zynq® ZC702 評価キットにおいてさまざまな周波数で LED を点滅させる方法を示します。

ライブスクリプトを開く

Get Started with IP Core Generation for AMD Zynq UltraScale+ MPSoC Platform

Use the hardware-software co-design workflow to blink LEDs at various frequencies on the Xilinx® Zynq® UltraScale+ MPSoC.

スクリプトを開く

Getting Started with Targeting Xilinx Versal Adaptive SoC Platform

Use HDL Coder™ and the hardware-software co-design workflow to blink LEDs at various frequencies on the Xilinx® Versal® Adaptive SoC platform.

ライブスクリプトを開く

Use MATLAB FPGA I/O Host Interface to Communicate with FPGA on Zynq-Based Radio

Prototype an FPGA design on a Xilinx Zynq-based radio and communicate with hardware by using MATLAB as the host computer. In this example, you can deploy a waveform transmitter and receiver algorithm on hardware, and then transmit and receive the stream signals through the MATLAB host.

ライブスクリプトを開く