このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

[コンフィギュレーション パラメーター] ダイアログ ボックスの HDL コード生成オプション

次の図は、[コンフィギュレーション パラメーター] ダイアログ ボックスの最上位の [HDL コード生成] ペインを示しています。このダイアログ ボックスを開くには、アプリ ギャラリーで [HDL Coder] をクリックします。[HDL コード] タブが表示されます。[準備] セクションで、[設定] をクリックします。

[HDL コード生成] ペインは、コードを作成する DUT、ターゲット言語、およびフォルダー設定を指定する基本的なオプションで構成されます。[HDL を生成] 設定は、[HDL コード] タブの [次のコード] メニューと同期しています。このペインにあるボタンを使用して、コード生成を開始し、互換性チェックを実行することもできます。[HDL コード生成] ペインは、さまざまなサブペインで構成されます。

このペインのパラメーターの詳細については、ターゲット言語とフォルダー選択パラメーターを参照してください。

[HDL コード生成] ペイン: ターゲット

[HDL コード生成] 、 [ターゲット] ペインは、ターゲットのワークフロー、デバイス、および合成ツールの指定に使用できるパラメーターで構成されます。ターゲット周波数値を MHz 単位で指定することもできます。

このペインのパラメーターの詳細については、以下を参照してください。

• ツールおよびデバイス パラメーター

• ターゲット周波数パラメーター

[HDL コード生成] ペイン: 最適化

[HDL コード生成] 、 [最適化] ペインは、さまざまな面積と速度の最適化を指定して設計を最適化するために使用できるパラメーターで構成されます。合成ツールのタイミング要件を満たすように、マルチサイクル パス制約の使用を指定することもできます。

このペインのパラメーターの詳細については、以下を参照してください。

• 一般的な最適化パラメーター

• RAM マッピングのパラメーター

• パイプライン パラメーター

• さまざまなブロックのリソース共有設定

• サブシステムと浮動小数点 IP のリソース共有

• マルチサイクル パス制約のパラメーター

[HDL コード生成] ペイン: 浮動小数点

[HDL コード生成] 、 [浮動小数点] ペインは、浮動小数点 IP ライブラリを指定するために使用できるパラメーターに加え、ネイティブ浮動小数点サポートの使用およびターゲット浮動小数点 IP ライブラリへのマッピングの有無に基づく追加オプションで構成されます。

このペインのパラメーターの詳細については、以下を参照してください。

• 浮動小数点 IP ライブラリのパラメーター

• ネイティブ浮動小数点のパラメーター

[HDL コード生成] ペイン: グローバル設定

[HDL コード生成] 、 [グローバル設定] ペインでは、クロック設定、HDL 要素の命名規則、コーディング スタイル、HDL コードをコーディング標準に準拠させるかどうか、およびモデルの生成と HDL コード生成のための診断と追加のオプションなどの、生成されるコードの詳細な特性を指定できます。

このペインの [クロック設定] セクションの最上位のパラメーターの詳細については、以下を参照してください。

• クロック設定とタイミング コントローラーの接尾辞のパラメーター

• リセット設定とパラメーター

• クロック イネーブル設定とパラメーター

前の節には、このペインのさまざまなタブにあるパラメーターの詳細を示すリンクがあります。

[一般] タブ

• 言語固有のファイル拡張子のパラメーター

• 言語固有の識別子と接尾辞のパラメーター

• [エンティティとアーキテクチャを分離] のパラメーター

• 複素信号の接尾辞のパラメーター

• VHDL アーキテクチャとライブラリの名前およびモデル参照用のコードのパラメーター

• ステートメントとベクトルとコンポーネント インスタンス ラベルの生成のパラメーター

[端子] タブ

• 入力と出力端子およびクロック イネーブルの出力タイプのパラメーター

• クロック イネーブルとリセット信号の最小化のパラメーター

• DUT 端子のコンフィギュレーション パラメーター

[コーディング スタイル] タブ

• 定数と MATLAB Function ブロックの RTL カスタマイズのパラメーター

• RTL の注釈のパラメーター

• RAM の RTL カスタマイズのパラメーター

• レジスタのリセットによらない初期化

• RTL スタイルのパラメーター

• タイミング コントローラーの設定

[コーディング標準] タブ

• コーディング標準とレポート オプションの選択のパラメーター

• 基本的なコーディング方法のパラメーター

• クロック イネーブルとリセットの RTL 記述ルールのパラメーター

• 条件の RTL 記述ルールのパラメーター

• その他の RTL 記述ルールのパラメーター

• RTL 設計ルールのパラメーター

[コメント] タブ

• ヘッダーのコメント

• ファイルのコメントのカスタマイズのパラメーター

[モデルの生成] タブと [詳細設定] タブ

• HDL コードのモデル生成のパラメーター

• モデル生成の命名規則とレイアウトのオプション

• 実数とブラック ボックス インターフェイスの診断のパラメーター

• コード生成の出力のパラメーター

[HDL コード生成] ペイン: レポート

[HDL コード生成] 、 [レポート] ペインは、HDL コードでのコード生成レポートの生成を指定するために使用できるパラメーターで構成されます。概要情報とクロック情報に加えて、高水準リソース使用率、トレーサビリティ情報、さまざまな最適化の影響、および浮動小数点リソース消費を表示するセクションをコード生成レポートに含める必要があるかどうかを指定できます。

このペインのパラメーターの詳細については、コード生成レポートのパラメーターを参照してください。

[HDL コード生成] ペイン: テストベンチ

[HDL コード生成] 、 [テストベンチ] ペインは、テストベンチの生成を指定して HDL コードを検証するために使用できるパラメーターで構成されます。クロック入力信号とリセット入力信号、セットアップ時間とホールド時間、およびテストベンチの許容誤差パラメーターに関連するさまざまなテストベンチ オプションを指定することもできます。

このペインのパラメーターの詳細については、以下を参照してください。

• テスト ベンチ生成出力のパラメーター

• テスト ベンチの接尾辞のパラメーター

• テストベンチのクロックとリセットの入力パラメーター

• テストベンチのセットアップ時間とホールド時間のパラメーター

• テストベンチのスティミュラスおよび出力のパラメーター

• 複数ファイルのテストベンチとシミュレーション ライブラリ パスのパラメーター

• 浮動小数点許容誤差のパラメーター

[HDL コード生成] ペイン: EDA ツール スクリプト

[HDL コード生成] 、 [EDA ツールのスクリプト] ペインは、サードパーティ製の HDL シミュレーションおよび合成ツールのスクリプト ファイルの生成を制御するオプションを指定するために使用できるパラメーターで構成されます。

このペインのパラメーターの詳細については、以下を参照してください。

• EDA スクリプトを生成

• コンパイル スクリプトのパラメーター

• シミュレーション スクリプトのパラメーター

• 合成スクリプトのパラメーター

• lint スクリプトのパラメーター

参考

makehdl | makehdltb

関連するトピック

• HDL コード生成オプションの設定
• コンフィギュレーション パラメーターを使用した Simulink モデルからの HDL コードの生成