Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

クロック イネーブル設定とパラメーター

このページでは、[コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成][グローバル設定] ペインにある [クロック設定] セクションにあるコンフィギュレーション パラメーターについて説明します。これらのパラメーターを使用して、生成されたコード内のクロック イネーブルの入力端子と内部クロック イネーブル信号の名前を指定できます。

クロック イネーブルの入力端子

生成される HDL コードにおけるクロック イネーブルの入力端子の名前を指定します。

設定

既定の設定: clk_enable

生成された HDL コードにクロック イネーブル入力端子名を文字ベクトルとして入力します。

たとえば、生成するサブシステム 'filter_clock_enable'filter_subsys を指定する場合、生成されたエンティティ宣言は次のようになります。

ENTITY filter_subsys IS
   PORT( clk                 :  IN  std_logic;
         filter_clock_enable :  IN  std_logic;
         reset               :  IN  std_logic;
         filter_subsys_in    :  IN  std_logic_vector (15 DOWNTO 0);
         filter_subsys_out   :  OUT std_logic_vector (15 DOWNTO 0);
         );
END filter_subsys;

クロック イネーブル入力信号はアクティブ High (1) としてアサートされます。したがって、生成されたエンティティのレジスタが更新されるためには、入力値は High でなければなりません。

VHDL® または Verilog® の予約語を指定すると、コード ジェネレーターによって有効な VHDL または Verilog の識別子を形成する予約語接尾辞が付加されます。たとえば、予約語の signal を指定すると、その結果として名前の文字列は signal_rsvd となります。

コマンド ライン情報

プロパティ: ClockEnableInputPort
型: 文字ベクトル
値: ターゲット言語の有効な識別子
既定の設定: 'clk_enable'

このプロパティを設定するには、hdlset_param または makehdl を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際にこのプロパティを指定できます。

  • プロパティを引数として関数 makehdl に渡す。

    makehdl('sfir_fixed/symmetric_fir', ... 
            'ClockEnableInputPort','clken')
  • hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。

    hdlset_param('sfir_fixed','ClockEnableInputPort','clken')
    makehdl('sfir_fixed/symmetric_fir')

参考

イネーブル信号の接頭辞

生成されるコードにおける内部クロック イネーブルやその他のフロー制御信号のベース名を文字ベクトルとして指定します。

設定

既定の設定: 'enb'

単一のクロック イネーブルが生成される場合、[イネーブル信号の接頭辞] によって内部クロック イネーブル信号の信号名が指定されます。

コード ジェネレーターにより複数のクロック イネーブル信号が生成される場合があります。たとえば、特定のブロックに対してカスケード ブロックの実装を指定すると、複数のクロック イネーブル信号が生成されます。そのような場合、[イネーブル信号の接頭辞] は、生成された最初のクロック イネーブルのベース信号名を指定します。他のクロック イネーブル信号については、[イネーブル信号の接頭辞] に数値のタグが付加されて固有の信号名が形成されます。たとえば、以下のコード部分は、[イネーブル信号の接頭辞]'test_clk_enable' に設定された場合に生成された 2 つのクロック イネーブルを説明しています。

COMPONENT mysys_tc
    PORT( clk                   :   IN    std_logic;
          reset                 :   IN    std_logic;
          clk_enable            :   IN    std_logic;
          test_clk_enable       :   OUT   std_logic;
          test_clk_enable_5_1_0 :   OUT   std_logic
          );
  END COMPONENT;

コマンド ライン情報

プロパティ: EnablePrefix
型: 文字ベクトル
既定の設定: 'enb'

このプロパティを設定するには、hdlset_param または makehdl を使用します。プロパティの値を表示するには、hdlget_param を使用します。

たとえば、次のいずれかの方法を使用して sfir_fixed モデル内の symmetric_fir サブシステムの HDL コードを生成する際にこのプロパティを指定できます。

  • プロパティを引数として関数 makehdl に渡す。

    makehdl('sfir_fixed/symmetric_fir', ... 
            'EnablePrefix','int_enable')
  • hdlset_param を使用すると、モデルにパラメーターを設定してから、makehdl を使用して HDL コードを生成できる。

    hdlset_param('sfir_fixed','EnablePrefix','int_enable')
    makehdl('sfir_fixed/symmetric_fir')

参考