Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

スタンドアロン FPGA ボード

Intel® ボードまたは Xilinx® ボードでの HDL コードの生成と展開

スタンドアロン Intel または Xilinx FPGA ボードで設計を展開するには、HDL Coder™ Support Package for Intel FPGA Boards または HDL Coder Support Package for Xilinx FPGA Boards をそれぞれインストールしなければなりません。インストールについては、HDL Coder でサポートされているハードウェアを参照してください。

クラス

hdlcoder.BoardBoard registration object that describes SoC custom board
hdlcoder.ReferenceDesignReference design registration object that describes SoC reference design
hdlcoder.WorkflowConfigConfigure HDL code generation and deployment workflows

関数

すべて展開する

socExportReferenceDesignExport custom reference design for HDL Workflow Advisor
addExternalIOInterfaceDefine external IO interface for board object
addExternalPortInterfaceDefine external port interface for board object
addInternalIOInterfaceAdd and define internal IO interface between generated IP core and existing IP cores
addAXI4MasterInterfaceAdd and define AXI4 Master interface
addAXI4SlaveInterfaceAdd and define AXI4 slave interface
addAXI4StreamInterfaceAdd AXI4-Stream interface
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface
addClockInterfaceAdd clock and reset interface
addCustomEDKDesignSpecify Xilinx EDK MHS project file
addCustomQsysDesignSpecify Altera Qsys project file
addCustomVivadoDesignSpecify Xilinx Vivado exported block design Tcl file
addIPRepositoryInclude IP modules from your IP repository folder in your custom reference design
addParameterAdd and define custom parameters for your reference design
validateReferenceDesignCheck property values in reference design object
validateBoardCheck property values in board object

トピック

IP コアの生成

AXI4 スレーブ インターフェイスの生成のための設計のモデル化

スカラー端子、ベクトル端子、バス データ型の AXI4 または AXI4-Lite インターフェイス用のモデルの設計および値の読み戻し方法。

AXI4-Stream インターフェイス生成向けのモデル設計

AXI4-Stream ベクトルまたはスカラー インターフェイス生成向けのモデルの設計法

AXI4-Stream Video インターフェイス生成向けのモデル設計

AXI4-Stream Video インターフェイスをもつ IP コア生成のためのモデルの設計法。

AXI4 Master インターフェイスを生成するためのモデル設計

AXI4 Master プロトコルの説明および AXI4-Master インターフェイスを備えた IP コアの生成用にモデルを設計する方法の説明。

スタンドアロン FPGA デバイス向けの IP コアの生成ワークフロー

スタンドアロン FPGA デバイスを使用した IP コアの生成ワークフローの使用方法および IP コアのリファレンス設計への組み込み方法を学習します。

Xilinx のプログラムと Intel ボード

ターゲット FPGA ボードまたは SoC デバイスのプログラム

ターゲット Intel または Xilinx ハードウェアをプログラムする方法。

Program Standalone Xilinx FPGA Development Board from Simulink (HDL Coder Support Package for Xilinx FPGA Boards)

This example shows how to target a Xilinx FPGA development board for synthesis using the FPGA Turnkey workflow.

Program Standalone Altera FPGA Development Board from Simulink (HDL Coder Support Package for Intel FPGA Boards)

This example shows how to target an Altera® FPGA development board for synthesis using the FPGA Turnkey workflow.

Program Standalone Xilinx FPGA Development Board from MATLAB (HDL Coder Support Package for Xilinx FPGA Boards)

FPGA Turnkey workflow for deployment to standalone FPGA hardware.

Program Standalone Altera FPGA Development Board from MATLAB (HDL Coder Support Package for Intel FPGA Boards)

FPGA Turnkey workflow for deployment to standalone FPGA hardware.

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。

注目の例