Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

設計とソフトウェア インターフェイスのモデル化

DUT 端子を AXI インターフェイスにマッピングするためのアルゴリズムのモデル化、および HDL IP コアを調査して迅速にプロトタイプを作成するためのソフトウェア インターフェイスの生成

設計をハードウェア コンポーネントとソフトウェア コンポーネントに分割する場合は、HDL Coder™ HDL ワークフロー アドバイザーを使用して、設計のターゲットをスタンドアロン FPGA ボード、SoC デバイス、および Speedgoat FPGA IO モジュールにします。設計は、RTL コードと IP コアを生成する DUT アルゴリズムで構成されます。IP コアをターゲット プラットフォームのリファレンス設計に統合できます。HDL IP コアの機能をテストするには、生成されたソフトウェア モデルまたはソフトウェア インターフェイス スクリプトを使用できます。

クラス

すべて展開する

hdlcoder.BoardBoard registration object that describes SoC custom board
hdlcoder.ReferenceDesignReference design registration object that describes SoC reference design
fpgaAccess target FPGA or SoC device from MATLAB
hdlcoder.DUTPortDUT port from an HDL Coder generated IP core, saved as an object array

関数

すべて展開する

addAXI4MasterInterfaceAdd and define AXI4 Master interface
addAXI4SlaveInterfaceAdd and define AXI4 slave interface
addAXI4StreamInterfaceAdd AXI4-Stream interface
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface
addAXI4SlaveInterfaceWrite data to IP core or read data from IP core using AXI4 or AXI4-Lite interface
addAXI4StreamInterfaceWrite data to IP core or read data from IP core using AXI4-Stream interface
mapPortMaps a DUT port to specified AXI4 interface in HDL IP core
writePortWrite data to a DUT port from MATLAB
readPortReads output data and returns it with the port data type and dimension
releaseRelease the hardware resources associated with the fpga object

トピック

AXI インターフェイスのモデル化

AXI4 スレーブ インターフェイスの生成のための設計のモデル化

スカラー端子、ベクトル端子、バス データ型の AXI4 または AXI4-Lite インターフェイス用のモデルの設計および値の読み戻し方法。

AXI4-Stream インターフェイス生成向けのモデル設計

AXI4-Stream ベクトルまたはスカラー インターフェイス生成向けのモデルの設計法

AXI4-Stream Video インターフェイス生成向けのモデル設計

AXI4-Stream Video インターフェイスをもつ IP コア生成のためのモデルの設計法。

AXI4 Master インターフェイスを生成するためのモデル設計

AXI4 Master プロトコルの説明および AXI4-Master インターフェイスを備えた IP コアの生成用にモデルを設計する方法の説明。

ソフトウェア インターフェイスの生成

HDL IP コアを調査して迅速にプロトタイプを作成するためのソフトウェア インターフェイス スクリプトの生成

ソフトウェア インターフェイス スクリプトを生成して HDL IP コアと通信し、ラピッド プロトタイピングを実行する。

HDL IP コアを調査して迅速にプロトタイプを作成するためのソフトウェア インターフェイス モデルの生成

ソフトウェア インターフェイス モデルを生成して HDL IP コアと通信し、ラピッド プロトタイピングを実行する。

ソフトウェア インターフェイス スクリプトの作成による HDL IP コアの制御とラピッド プロトタイピング

インターフェイスと端子マッピング情報を構成してソフトウェア インターフェイス スクリプトを作成することで、HDL IP コアを制御する。

注目の例