Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

カスタム IP コアの生成

スタンドアロン FPGA ボード、Speedgoat® I/O モジュール、Xilinx® Zynq®-7000 プラットフォーム、または Intel® SoC デバイスに展開する HDL コードを含む HDL IP コアを生成する

HDL ワークフロー アドバイザーで IP Core Generation ワークフローを使用することによって、HDL Coder™ は、IP コアを EDK プロジェクトに統合するための HDL ソース コードと C ヘッダー ファイルを含む IP コアを生成してから、ターゲット ハードウェアをプログラムできます。

クラス

すべて展開する

hdlcoder.BoardBoard registration object that describes SoC custom board
hdlcoder.WorkflowConfigConfigure HDL code generation and deployment workflows
hdlcoder.ReferenceDesignReference design registration object that describes SoC reference design

関数

すべて展開する

addDeviceTreeAdd device tree for board object
addDeviceTreeIncludeDirectorySpecify the path of an include file to compile the device tree against
addDeviceTreeAdd device tree for reference design object
addDeviceTreeIncludeDirectorySpecify the path of an include file to compile the device tree against

トピック

IP コアの生成

プロセッサの同期と IP キャッシュ

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。