Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

カスタム リファレンス設計

生成された IP コアをターゲット SoC デバイス、Speedgoat ボード、またはスタンドアロン FPGA ボードに統合するための独自のカスタム リファレンス設計を作成します。

MATLAB® で独自のカスタム リファレンス設計を作成し、HDL Coder™ を使用して IP コアをリファレンス設計に統合できます。

クラス

hdlcoder.BoardBoard registration object that describes SoC custom board
hdlcoder.ReferenceDesignReference design registration object that describes SoC reference design
hdlcoder.WorkflowConfigConfigure HDL code generation and deployment workflows

関数

socExportReferenceDesignExport custom reference design for HDL Workflow Advisor

トピック

ボードおよびリファレンス設計の登録システム

ボードおよびリファレンス設計の定義と登録のシステム。

カスタム ボードの登録

カスタム SoC ボードのインターフェイスと属性の定義ボードを定義すると、HDL ワークフロー アドバイザーの IP コアの生成ワークフローを使用して、それをターゲットとすることができます。

カスタム リファレンス設計の登録

カスタム SoC リファレンス設計のインターフェイスと属性を定義します。リファレンス設計を定義し登録すると、HDL ワークフロー アドバイザーの IP コアの生成ワークフローを使用して、それをターゲットとすることができます。

カスタム リファレンス設計のためのカスタム パラメーターおよびコールバック関数の定義

カスタム リファレンス設計のカスタム パラメーターおよびカスタムのコールバック関数の定義方法を学習します。

リファレンス設計のパラメーターに基づいたリファレンス設計の動的なカスタマイズ

CustomizeReferenceDesignFcn メソッドを使用して、リファレンス設計を動的にカスタマイズする方法を学習する。

カスタム リファレンス設計に対する IP リポジトリの定義と追加

IP リポジトリを作成し、カスタム リファレンス設計に対するリポジトリに IP モジュールを追加する方法を確認します。

リファレンス設計で複数の AXI マスター インターフェイスを定義して DUT AXI4 スレーブ インターフェイスにアクセスする

カスタム リファレンス設計で複数の AXI マスター インターフェイスを指定して HDL DUT IP AXI4 スレーブ インターフェイスにアクセスする方法について説明します。

複数の AXI4-Stream および AXI4 Master インターフェイスを使用した HDL IP コアの生成

DUT 端子を複数の AXI4-Stream、AXI4-Stream Video、および AXI4 Master インターフェイスにマッピングする方法を学習する。

Export Custom Reference Design from SoC Model (SoC Blockset)

Use the socExportReferenceDesign function to export a custom reference design from an SoC Blockset™ model.

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。

注目の例