Fujitsu 社、最新の 40 Gbps 光トランスポンダーを開発、テスト
課題
光トランスポンダー用の 40 Gbps シリアライザー/ デシリアライザーICを開発すること
ソリューション
Simulink を活用して設計の主要なコンポーネントをモデリングおよびシミュレーションし、MATLAB と Instrument Control Toolbox を利用してチップのテストとキャラクタライズを自動化
結果
- Simulinkによって検証されたコンポーネントにより、ファーストシリコンでの立ち上げに成功
- より迅速にミックスドシグナル設計を検証
- テスト時間を90%削減
ネットワーク トラフィックの増加に対応するために、世界中の通信会社やケーブル放送事業者が Fujitsu Laboratories of America の光ネットワーク ソリューションを使用しています。
より高速のデータ転送を求める声に応えて、 Fujitsu では MathWorks ツールを活用して 40 Gbps のシリアライザー/デシリアライザー (SERDES) チップの設計、シミュレーション、およびテストを行いました。
Fujitsu Laboratories of America の副社長である William Walker 氏は次のように述べています。「Simulink のおかげで、ピコ秒以下の SPICE シミュレーションの結果を高抽象度のシミュレーションに取り込むことができ、 何百万もの素子を含む回路をモデリングできました。その後、MATLAB と Instrument Control Toolbox を利用して、シリコンに実装したデバイスのテストとキャラクタライズのプロセスを自動化および高速化しました」
課題
Fujitsu では SERDES の消費電力を 4.5 ワット以下に抑えたいと考えました。これは従来の同様のシステムで消費電力が 12 ワットであることを考えると、かなり低い値です。この厳しい消費電力の要求仕様のため、Fujitsu ではSERDESの実装をバイポーラからCMOS テクノロジーに切り替えることにしました。Fujitsu の研究者である Nikola Nedovic 氏は次のように述べています。「CMOS テクノロジーは消費電力が少ないのですが、一般的にバイポーラよりも速度が遅く、製造プロセスのバラつきが多くなります。このため、 我々の取り扱う帯域と高いデータレートで 動作するデバイスをCMOSで設計することは非常に困難であるため、システムのモデ リングが非常に重要になってきます」
Fujitsu では非常に正確な回路シミュレーションを必要としていましたが、ジッターの効果をシミュレーションし、ビット誤り率 (BER) を測定するために必要な何百万もの素子を 含むモデリングは、回路エミュレーターではできませんでした。Nedovic 氏は次のように述べています。「SPICE では数百個の素子を含む回路のシミュレーションは可能ですが、それ以上になるとシミュレーションの速度がかなり落ちてしまいます」
いったんチップが試作された後、手作業をできるだけ少なく抑えて、デバイスのキャラクタライズと検証を徹底的に行う必要がありました。
ソリューション
Fujitsu のエンジニアは Simulink® を活用して SERDES チップのモデリングとシミュレーションを行い、MATLAB® と Instrument Control Toolbox™ を利用してハードウェア プロトタイプのテストを自動化しました。 システムを通過する大量のデータをシミュレーションするために、Simulink を使用して SERDES 設計でもっとも複雑なサブシステムである CDR (クロック アンド データ リカバリー) ユニットおよび LA (リミッティングアンプ) がモデリングされました。
また、SPICE と他の回路エミュレーターを使用して CDR と LA を構成する個々のアナログ ブロックがシミュレーションされました。その後 SPICE のシミュレーションから Simulink ブロックに詳細な結果が抽出され、より高速で高抽象度の表現が作成されました。
たとえば、電圧制御発振器 (VCO) でジッターをモデリングするためには、まず高性能な回路解析ツールを使用して各トランジスターの 1/f ノイズと、各抵抗器の熱雑音がシミュレーションされました。次に、Simulink で VCO の理想的なモデルが作成され、ノイズ源が挿入された後、Simulink モデルの結果が回路レベルのシミュレーションと一致するように、ノイズのレベルが調整されました。
さらに CDR と LA の完全なモデルを組み合わせ、Simulink で BER の測定に必要な何百万ものサイクルがシミュレーションされ、非線形サブシステムの性能が評価されました。Simulink モデルは回路レベルのモデルよりもずっと高速で実行できるため、何百万の素子を含む回路を妥当な時間内でシミュレーションすることができました。
統合された回路をレイアウトした後、レイアウト後のネットリストを使用して回路レベルのシミュレーションが再度実行されました。これによって、初期設計では考慮されていなかった二次寄生容量と抵抗の影響を測定することができました。その後、これらの影響を Simulink モデルに取り入れて、設計を製造に送る前に再度シミュレーションが実行されました。
設計検証テストを担当するエンジニアは、 MATLAB スクリプトを作成してテストの工程を自動化しました。Instrument Control Toolbox を使用して信号発生器が制御され、スペクトラムアナライザー、ベクトルネットワークアナライザー、および通信シグナルアナライザーからデータが収集されました。 また、チップ上の組込み BER テスト回路の制御にもスクリプトが使用されました。
モデリングを担当するエンジニアは、MATLAB を活
結果
- Simulinkによって検証されたコンポーネントにより、ファーストシリコンでの立ち上げに成功. Walker 氏は次のように述べています。「チップをリスピンすると、コストは 100 万ドルにも上ることがあります。このプロジェクトではリスピンを何回か行いましたが、Simulink でシミュレーションしたサブシステムである CDR と LA はファーストシリコンでの立ち上げに成功しました」
- より迅速にミックスドシグナル設計を検証. Nedovic 氏は次のように述べています。「BER は 1 兆ビットあたり 1 ビット未満に確実に抑えなければなりませんでした。 40 Gbps という速度を考えると、回路レベルやハードウェア記述レベルのシミュレーターでは不可能でした。Simulink を活用することで、何百万ものサイクルをシミュレーションして BER を測定し、最初のチップを試作する前に設計のほとんどを検証できました」
- テスト時間を90%削減. Walker 氏は次のように述べています。「FET やその他のデバイスのキャラクタライズを、MATLAB スクリプトではなく、手作業によるテストで行ったとしたら、必要なデータを得るのに 10 倍の時間がかかるでしょう。手作業であれば丸一日かかるであろうテストが、ほんの数分ですんでしまいます。また、自動化されたテストは一貫性が高くなります」