MATLAB および Simulink セミナー

FPGAの開発効率を向上するHDL Coderワークショップ~無償操作体験で基本機能を習得~

MathWorks Japan 東京本社セミナールーム, 東京都、港区, 日本

タイトル 開始時刻 終了時刻
2017年12月4日 2017年12月3日 - 23:30 EST 2017年12月4日 - 03:30 EST
2017年12月14日 2017年12月13日 - 23:30 EST 2017年12月14日 - 03:30 EST

概要

HDL Coderの最新機能を使って操作体験することで、基本機能を習得できるワークショップを開催します。Simulinkブロック線図環境を使ってFPGA/ASIC設計することができるHDL Coderは、設計効率を向上させ、機能仕様とハードウェア間のギャップを解消することができるツールです。

本ワークショップは、実際にPCを操作して、Simulinkモデル作成からHDL生成・検証までの基本的なフローを習得することができるコースです。

HDL Coderによる開発では

  • 視覚的に把握しやすいブロック線図での設計
  • シミュレーションにより機能検証が容易
  • 機能ライブラリ、可視化、解析機能の充実
  • アルゴリズム開発と実装間のエラーが解消する
  • テストベンチ生成の手間を削減
  • 論理合成なしに短時間でクリティカルパス推定が可能

など、さまざまな利点があります。

詳しくは機能紹介ビデオでもご覧になれます。https://www.mathworks.com/videos/series/fpgaasic-implementation-102284.html

※    12月4日、14日の内容は同一です。登録フォームでご希望の日程を選択の上、お申し込みください。

ハイライト

  • 機能概要とユーザ事例
  • HDL生成のための設定と手順
  • HDL生成に対応したSimulinkモデルの作成
  • 固定小数点化とシミュレーション
  • モデリング例(フィルタ、FFT、MATLABコード、ステートマシンなど)
  • 最適化(リソース共有、パイプライン)機能
  • 等価性検証および検証の高速化
  • 論理合成ツール(Altera QuartusII/Xilinx ISE/Vivado)との連携

参加対象者

  • HDL Coderの導入を検討されている方
    • 参加対象外の方のお申し込みは、お断りさせていただく場合があります。
    • 既にHDL Coderをご購入済の方、より実践的な内容をご希望の方はトレーニング(有償)の受講を是非ご検討ください。
    • 定員等の都合により、締切前にお申し込みいただいてもご参加をお断りする場合があります。あらかじめご了承ください。

講演者について

MathWorks Japan アプリケーションエンジニア 松本充史 / 大塚慶太郎

アジェンダ

Time タイトル
13:00
受付開始
13:30
ワークショップ開始
17:30
ワークショップ終了~Q&A

You are already signed in to your MathWorks Account. Please press the "Submit" button to complete the process.