Virtual Overlay Metrology for Fault Detection with Machine Learning
Emil Schmitt-Weaver, ASML
To build up the structures that make up a microchip, some as small as 5nm, a silicon wafer moves though a lithography apparatus multiple times. This puts increased emphasis on reducing the influence known contributors have toward the on-product overlay budget. Using MATLAB® and Simulink®, ASML applied a machine learning technique known as function approximation to gain insight to how known contributors, such as those collected with scanner metrology, influence the on-product overlay budget. The result is a sufficiently trained function that can approximate overlay for all wafers exposed with the lithography system.
Recorded: 28 Jun 2016
Related Products
Learn More
Featured Product
MATLAB
Web サイトの選択
Web サイトを選択すると、翻訳されたコンテンツにアクセスし、地域のイベントやサービスを確認できます。現在の位置情報に基づき、次のサイトの選択を推奨します:
また、以下のリストから Web サイトを選択することもできます。
最適なサイトパフォーマンスの取得方法
中国のサイト (中国語または英語) を選択することで、最適なサイトパフォーマンスが得られます。その他の国の MathWorks のサイトは、お客様の地域からのアクセスが最適化されていません。
南北アメリカ
- América Latina (Español)
- Canada (English)
- United States (English)
ヨーロッパ
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
アジア太平洋地域
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)