31:24
视频长度为 31:24
基于Stateflow的状态机建模与HDL
状态机在数字系统的设计中应用广泛,然而过去数字信号处理领域工程师很少接触到控制工程师常用的Stateflow,这一高效的状态机建模工具。在这次研讨会中,我们将演示如何使用Stateflow进行数字信号中常见控制状态机的建模,并直接从模型中生成可用于FPGA/ASIC的HDL代码。
通过产品演示,您将学习如何:
- 利用Stateflow进行状态机的状态、跳转条件、行为/输出建模
- 利用Stateflow进行状态机调试
- 从状态机直接生成HDL代码,并进行联合仿真和FPGA在环验证
录制日期: 2015 年 9 月 10 日
下一个:
相关视频:
Web サイトの選択
Web サイトを選択すると、翻訳されたコンテンツにアクセスし、地域のイベントやサービスを確認できます。現在の位置情報に基づき、次のサイトの選択を推奨します:
また、以下のリストから Web サイトを選択することもできます。
最適なサイトパフォーマンスの取得方法
中国のサイト (中国語または英語) を選択することで、最適なサイトパフォーマンスが得られます。その他の国の MathWorks のサイトは、お客様の地域からのアクセスが最適化されていません。
南北アメリカ
- América Latina (Español)
- Canada (English)
- United States (English)
ヨーロッパ
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
アジア太平洋地域
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)