Rate Transition

異なるレートで動作しているブロック間の、データの伝達を処理

• 

×

ライブラリ:
Simulink / Signal Attributes
HDL Coder / Signal Attributes

説明

Rate Transition ブロックは、あるレートで動作しているブロックの出力データを、異なるレートで動作しているブロックの入力に伝達します。ブロックのパラメーターを使用して、データの整合性と、高速応答や省メモリ性がより高い確定的な転送とをトレードします。データの整合性と確定的データ転送の詳細については、データ転送時の問題 (Simulink Coder)を参照してください。

遷移処理オプション

遷移処理オプション	ブロック パラメーター設定
データの整合性 データ転送の確定性 最大レイテンシ	選択: データ転送中の整合性を確保 確定的にデータ転送を確保
データの整合性 非確定的データ転送 最小レイテンシ より多くの必要メモリ量	選択: データ転送中の整合性を確保 クリア: 確定的にデータ転送を確保
潜在的なデータ整合性損失 非確定的データ転送 最小レイテンシ 省メモリ	クリア: データ転送中の整合性を確保 確定的にデータ転送を確保

依存関係

Rate Transition ブロックの動作は、以下の条件に依存します。

• このブロックと接続している端子のサンプル時間 (同期サンプル時間の影響と非同期サンプル時間の影響を参照)

• ソースと接続先のサンプル時間に相当するタスクの優先順位 (Simulink^® ドキュメンテーションのSample time propertiesを参照)

• モデルが固定ステップ ソルバーまたは可変ステップ ソルバーを指定するかどうか (Simulink ドキュメンテーションのソルバーの比較を参照)

• モデル コンフィギュレーション パラメーター [デバイス ベンダー] と [デバイス タイプ] の設定 (デバイス構成の効果を参照)。

ブロックのラベル

ブロック線図を更新すると、シミュレーション動作を表すラベルが Rate Transition ブロックに表示されます。

ラベル	ブロックの動作
ZOH	ゼロ次ホールドとして動作
1/z	単位遅延として動作
Buf	セマフォの制御で入力を出力にコピー
Db_buf	ダブル バッファーを使って入力を出力にコピー
3buf	トリプル バッファーを使って入力を出力にコピー
Copy	入力から出力へのプロテクトされていないコピー
NoOp	何もしない
Mixed	動作が異なる複数のブロックに拡張
RT	スケジュール エディターを使用する場合のパーティション間のデータ転送を示します。 スケジュール エディターを使用する場合の詳細については、スケジュール エディターの使用を参照してください。
Memory	メモリ モードを示します。ブロックは [確定的にデータ転送を確保 (最大遅延)] が off の場合にメモリ モードになります。

ブロック動作のラベルにより、別々のレートで動作しているタスク間の安全なデータ転送を確保するための方法が理解できます。サンプル時間を示す色を使って、ブロックが埋め合わせる相対的なレートを表示できます (サンプル時間情報の表示を参照)。たとえば、次のようなモデルがあるとします。

サンプル時間の色とブロックの動作ラベルは、次のことを示しています。

• ブロック線図の上部の Rate Transition ブロックは、高速から低速への遷移におけるゼロ次ホールドとして動作する。

• ブロック線図の下部の Rate Transition ブロックは、低速から高速への遷移における単位遅れとして動作する。

詳細については、レート変換の処理 (Simulink Coder)を参照してください。

同期サンプル時間の影響

次の表は、入力端子と出力端子 (inTs と outTs) のサンプル時間が周期的または同期を取るときに各ラベルがどのように表示されるかをまとめています。

ブロック設定		ブロック ラベル
Rate Transition	Rate Transition ブロックの条件	データの整合性と確定性を伴う	データの整合性のみ	データの整合性と確定性のいずれも伴わない
inTs = outTs (等しい)	inTsOffset < outTsOffset	なし (エラー)	Buf	Copy または NoOp (表の後のメモを参照)
	inTsOffset = outTsOffset	Copy または NoOp (表の後のメモを参照)	Copy または NoOp (表の後のメモを参照)
	inTsOffset > outTsOffset	なし (エラー)	Db_buf
inTs < outTs (高速から低速)	inTs = outTs / N inTsOffset, outTsOffset = 0	ZOH	Buf
	inTs = outTs / N inTsOffset ≤ outTsOffset	なし (エラー)
	inTs = outTs / N inTsOffset > outTsOffset	なし (エラー)	Db_buf
	inTs ≠ outTs / N	なし (エラー)
inTs > outTs (低速から高速)	inTs = outTs * N inTsOffset, outTsOffset = 0	1/z	Db_buf
	inTs = outTs * N inTsOffset ≤ outTsOffset	なし (エラー)
	inTs = outTs * N inTsOffset > outTsOffset	なし (エラー)
	inTs ≠ outTs * N	なし (エラー)
KEY inTs, outTs:入力端子と出力端子のそれぞれのサンプル時間 inTsOffset, outTsOffset:入力端子と出力端子のそれぞれのサンプル時間オフセット N:整数値 > 1

[コンフィギュレーション パラメーター] ダイアログ ボックスで [ブロック削減] パラメーターを選択すると、Copy は NoOp に削減されます。NoOp ラベルの場合、Rate Transition ブロックでのコード生成は行われません。ブロック削減がオンのときにブロックが削減されないようにするには、ブロック出力にテスト ポイントを追加します (Simulink ドキュメンテーションのテスト ポイントとしての信号の設定を参照)。

非同期サンプル時間の影響

次の表は、入力端子または出力端子 (inTs または outTs) のサンプル時間が非周期的、または同期を取らないときに各ラベルがどのように表示されるかをまとめています。

ブロック設定		ブロック ラベル
		データの整合性と確定性を伴う	データの整合性のみ	データの整合性と確定性のいずれも伴わない
inTs = outTs		Copy	Copy	Copy
inTs ≠ outTs		なし (エラー)	Db_buf
KEY inTs, outTs:入力端子と出力端子のそれぞれのサンプル時間

デバイス構成の効果

モデル コンフィギュレーション パラメーター [デバイス ベンダー] と [デバイス タイプ] の設定によってアトミック データの読み込み操作と保存操作をサポートするハードウェアが指定される場合、コード ジェネレーターは、ターゲット ハードウェアが転送されている信号のデータ型のアトミックな読み込み操作と保存操作をサポートするときに、生成されたレート変換コードを最適化します。コード ジェネレーターは、非同期タスク間のダブルバッファリング コードを単一のメモリ コピーを実行するコードで置き換えることで、ハードウェア データの読み込みおよび保存機能を利用します。

例

連続時間と離散時間の間の信号変換

sldemo_fuelsys モデルは、Rate Transition ブロックを使用して、信号を連続時間と離散時間の間で変換する方法を示します。

モデルを開く

端子

入力

Port_1 — 入力信号

スカラー | ベクトル | 行列 | N 次元配列

新しいサンプルレートに遷移する入力信号。スカラー、ベクトル、行列、または N 次元配列として指定します。応答速度や省メモリ性を向上するため、データ整合性と確定的な転送をトレードするために使用できるブロック パラメーターについては、遷移処理オプションを参照してください。

データ型: single | double | half | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

出力

Port_1 — 出力信号

スカラー | ベクトル | 行列 | N 次元配列

出力信号は、指定したサンプルレートに変換された入力信号です。既定の構成では、安全で確定的なデータ転送が確保されます。応答速度や省メモリ性を向上するため、データ整合性と確定的な転送をトレードするために使用できるブロック パラメーターについては、遷移処理オプションを参照してください。

データ型: single | double | half | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

パラメーター

データ転送中の整合性を確保 — データの整合性を確保する

on (既定値) | off

このチェック ボックスをオンにすると、ブロックがデータを転送する際のデータの整合性が確保されるコードが生成されます。このチェック ボックスが選択されていて、転送が非確定的 ([確定的にデータ転送を確保] を参照) である場合、生成コードは入力レートと出力レートの優先順位に応じて単一または複数のバッファーによる適切なアルゴリズムを使用して、データ転送中の整合性を確保します。

そうしないと、Rate Transition ブロックが少なくなるか、コピー動作を使用するコードが生成されてデータ転送に悪影響を与えます。この非保護モードでは、メモリ消費は少なくなりますが、コピー動作が割り込みで発生することもあるため、データ転送中にデータの整合性が損なわれる可能性があります。生成コードによる動作に最大の応答性 (すなわち、非確定的動作) とデータの整合性をもたせるには、このチェック ボックスをオンにしてください。詳細については、Rate Transition ブロックのオプション (Simulink Coder)を参照してください。

プログラムでの使用

ブロック パラメーター: Integrity

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

確定的にデータ転送を確保 (最大遅延) — 確定的にデータ転送を確保

on (既定値) | off

このチェック ボックスをオンにすると、生成コードは、より遅いブロックのサンプルレート (すなわち、確定的に) でデータを転送するコードを生成します。このチェック ボックスをオフにすると、ソース ブロックから新しいデータが得られ、受信ブロックでデータの受け取り準備ができたときに、データ転送が行われます。転送遅延を避けるため、システムが最大の反応性で動作するようにします。しかし、その転送は予測されない状態で発生することがあり、それは一部のアプリケーションでは望ましくありません。詳細については、Rate Transition ブロックのオプション (Simulink Coder)を参照してください。

プログラムでの使用

ブロック パラメーター: Deterministic

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

初期条件 — 初期条件

0 (既定値) | スカラー | ベクトル | 行列 | N 次元配列

このパラメーターは、低速から高速への遷移だけに適用されます。これにより、Rate Transition ブロックの入力に接続された低速ブロックからの入力信号が存在せず、信号が出力されない場合、遷移の開始時に Rate Transition ブロックの初期出力が指定されます。Simulink では、このブロックの初期出力を Inf または NaN にできません。指定する値はスカラーにするか、入力信号と同じ次元をもたなければなりません。

プログラムでの使用

ブロック パラメーター: InitialCondition

型: 文字ベクトル

値: 有限のスカラー

既定の設定: '0'

出力端子のサンプル時間オプション — 出力端子のサンプル時間を指定する際のモード

指定 (既定値) | 継承 | 入力端子のサンプル時間の倍数

出力端子のサンプル時間を設定するためのモードを指定します。次のオプションがあります。

• 指定 － [出力端子のサンプル時間] パラメーターを使用して、Rate Transition ブロックが入力レートから変換される出力レートを指定します。

• 継承 － Rate Transition ブロックの出力端子が接続されるブロックから、Rate Transition ブロックが出力レートを継承することを指定します。

• 入力端子のサンプル時間の倍数 － [サンプル時間の倍数 (>0)] パラメーターを使って、Rate Transition ブロックの出力レートを入力レートの倍数として指定できます。

[継承] を選択し、出力端子に接続されたすべてのブロックもサンプル時間を継承する場合は、モデル内の最速のサンプル時間が適用されます。

プログラムでの使用

ブロック パラメーター: OutPortSampleTimeOpt

型: 文字ベクトル

値: 'Specify' | 'Inherit' | 'Multiple of input port sample time'

既定の設定: 'Specify'

出力端子のサンプル時間 — 出力レート

-1 (既定値) | スカラー | ベクトル

出力レートの指定値を入力します。ブロックは入力レートを、ここで指定した出力レートに変換します。既定値 (-1) は、Rate Transition ブロックがその出力端子の接続先のブロックから出力レートを継承するよう指定します。出力レートの指定方法については、サンプル時間の指定を参照してください。

依存関係

このパラメーターを有効にするには、[出力端子のサンプル時間オプション] を [指定] に設定します。

プログラムでの使用

ブロック パラメーター: OutPortSampleTime

型: 文字ベクトル

値: スカラー | ベクトル

既定の設定: '-1'

サンプル時間の倍数 (>0) — サンプル時間の倍数

1 (既定値) | 正のスカラー

入力端子のサンプル時間の倍数として出力レートを指定する正の値を入力します。既定値 (1) は、入力レートと同じ出力レートを指定します。値 0.5 は、出力レートを入力レートの半分に指定します。値 2 は、出力レートを入力レートの 2 倍に指定します。

依存関係

このパラメーターを有効にするには、[出力端子のサンプル時間オプション] を [入力端子のサンプル時間の倍数] に指定します。

プログラムでの使用

ブロック パラメーター: OutPortSampleTimeMultiple

型: 文字ベクトル

値: スカラー

既定の設定: '1'

ブロックの特性

データ型	Boolean | bus | double | enumerated | fixed point | half | integer | single
直達	はい
多次元信号	はい
可変サイズの信号	いいえ
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成

Simulink® Coder™ を使用して C および C++ コードを生成します。

• 生成されたコードは、ある条件の下で関数 memcpy または関数 memset (string.h) に依存します。

• Triggered Subsystem の階層内では使用できません。

• 同時実行プログラムの生成されたコードはプラットフォームに依存し、展開プラットフォームとホスト プラットフォームが同じであると仮定します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響するコンフィギュレーション オプションがあります。

ベスト プラクティス

• Rate Transition ブロックが高速の入力レートと低速の出力レートで動作している場合、Rate Transition ブロックを単位遅延で追従するのは適切な手法です。こうすることで、コード ジェネレーターによって余分なバイパス レジスタが HDL コード内に挿入されることを回避できます。マルチレート モデルの HDL コード生成に関する要件 (HDL Coder)も参照してください。

• 単位遅延を発生させずに入力信号をアップサンプリングするには、Rate Transition ブロックの [ブロック パラメーター] ダイアログ ボックスで次を行います。

  • [データ転送中の整合性を確保] チェック ボックスをオフにします。

    このチェック ボックスをオフにすると、[確定的にデータ転送を確保 (最大遅延)] チェック ボックスが非表示になります。

  • ブロックの出力端子サンプル時間を、入力端子サンプル時間の整数倍に設定します。[サンプル時間の倍数] に小数値 1/n を指定します。ここで n は整数です。[サンプル時間の倍数] に値 1/n を使用している場合、ブロック パラメーター [出力端子のサンプル時間] オプションに対して任意の値を選択できます。

  メモ

  入力信号をダウンサンプリングする際には [データ転送中の整合性を確保] チェック ボックスおよび [確定的にデータ転送を確保 (最大遅延)] チェック ボックスをオンのままにします。このモードでは、HDL コードに追加のバイパス レジスタが生成されます。

  レート変更ブロックと Constant ブロックの使用方法 (HDL Coder)も参照してください。

制限

• ブロックの入力端子または出力端子で、サンプル レートを 0 または Inf にすることはできません。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。
AsyncRTAsWire	非同期の Rate Transition をワイヤとしてマッピングします。 [出力端子のサンプル時間] に非整数値がある場合、非同期レートとみなされます。[AsyncRTAsWire] オプションを有効にして、このような非同期レートが Rate Transition ブロックに存在する場合にワイヤを生成します。 依存関係: このオプションは、[データ転送中の整合性を確保] パラメーターと [確定的にデータ転送を確保 (最大遅延)] パラメーターが off になっている場合にのみ使用できます。 非同期のレート変換をワイヤとして使用するときは、[クロックの入力] オプションを [複数] に設定します。

メモ

非同期の Rate Transition をワイヤとしてマッピングする際に、Simulink の結果とコード生成の結果間に数値の不一致が発生する場合があります。

複素数データのサポート

このブロックは、複素信号のコード生成をサポートしています。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

参考

Probe | Weighted Sample Time

トピック

• サンプル時間の指定
• サンプル時間情報の表示
• レート変換の処理 (Simulink Coder)