Fixed-Point State-Space

離散時間状態空間を実現

• 

×

ライブラリ:
Simulink / Additional Math & Discrete / Additional Discrete

説明

Fixed-Point State-Space ブロックは、次のように記述されるシステムを実現します。

$$y(n)=\text{C}x(n)+\text{D}u(n)$$

$$x(n+1)=\text{A}x(n)+\text{B}u(n)$$

ここで、u は入力、x は状態、y は出力です。いずれの式も同じデータ型をもちます。

• [A] は、n 行 n 列の行列でなければなりません。n は状態数です。

• [B] は、n 行 m 列の行列でなければなりません。m は入力数です。

• [C] は、r 行 n 列の行列でなければなりません。r は出力数です。

• [D] は、r 行 m 列の行列でなければなりません。

さらに、

• 状態 x は、n 行 1 列のベクトルでなければなりません。

• 入力 u は、m 行 1 列のベクトルでなければなりません。

• 出力 y は、r 行 1 列のベクトルでなければなりません。

ブロックは 1 つの入力を受け入れ、1 つの出力を生成します。入力ベクトルの幅は [B] 行列と [D] 行列の列数です。出力ベクトルの幅は [C] 行列と [D] 行列の行数です。初期状態ベクトルを定義するには、[初期条件] パラメーターを使用します。

端子

入力

Port_1 — 入力信号

スカラー | ベクトル | 行列

幅が [B] 行列と [D] 行列の列数と等しい入力ベクトル。詳細については、説明を参照してください。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point
複素数のサポート: あり

出力

Port_1 — 出力信号

スカラー | ベクトル | 行列

出力信号。幅は行列 C および D の行数と等しくなります。詳細については、説明を参照してください。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

パラメーター

メイン

状態行列 A — 状態の行列

[2.6020 -2.2793 0.6708; 1 0 0; 0 1 0] (既定値) | スカラー | ベクトル | 行列

状態の行列を実数値または複素数値からなる n 行 n 列の行列として指定します。ここで、n は状態数です。行列係数の詳細については、説明を参照してください。

プログラムでの使用

ブロック パラメーター: A

型: 文字ベクトル

値: スカラー | ベクトル | 行列

既定の設定: '[2.6020 -2.2793 0.6708; 1 0 0; 0 1 0]'

入力行列 B — 入力の列ベクトル

[ 1; 0; 0] (既定値) | スカラー | ベクトル | 行列

入力の列ベクトルを実数値または複素数値からなる n 行 m 列の行列として指定します。ここで、n は状態数、m は入力数です。行列係数の詳細については、説明を参照してください。

プログラムでの使用

ブロック パラメーター: B

型: 文字ベクトル

値: スカラー | ベクトル | 行列

既定の設定: '[ 1; 0; 0]'

出力行列 C — 出力の列ベクトル

[0.0184 0.0024 0.0055] (既定値) | スカラー | ベクトル | 行列

出力の列ベクトルを実数値または複素数値からなる r 行 n 列の行列として指定します。ここで、r は出力数、n は状態数です。行列係数の詳細については、説明を参照してください。

プログラムでの使用

ブロック パラメーター: C

型: 文字ベクトル

値: スカラー | ベクトル | 行列

既定の設定: '[0.0184 0.0024 0.0055]'

直達行列 D — 直達の行列

[0.0033] (既定値) | スカラー | ベクトル | 行列

直達の行列を実数値または複素数値からなる r 行 m 列の行列として指定します。ここで、r は出力数、m は入力数です。行列係数の詳細については、説明を参照してください。

プログラムでの使用

ブロック パラメーター: D

型: 文字ベクトル

値: スカラー | ベクトル | 行列

既定の設定: '[0.0033]'

状態の初期条件 — 初期状態ベクトル

0.0 (既定値) | スカラー | ベクトル | 行列

状態の初期条件を指定します。

制限

初期状態を inf または NaN にすることはできません。

プログラムでの使用

ブロック パラメーター: X0

型: 文字ベクトル

値: スカラー | ベクトル | 行列

既定の設定: '0.0'

Signal Attributes

内部計算で使用するデータ型 — 内部計算で使用するデータ型

fixdt('double') (既定値) | データ型 string

ブロックで内部計算に使用するデータ型を指定します。

プログラムでの使用

ブロック パラメーター: InternalDataType

型: 文字ベクトル

値: データ型 string

既定の設定: 'fixdt('double')'

状態方程式 AX+BU に対するスケーリング — 状態方程式に対するスケーリング

2^0 (既定値) | スカラー

状態方程式 AX+BU に対するスケーリングを指定します。

プログラムでの使用

ブロック パラメーター: StateEqScaling

型: 文字ベクトル

値: スカラー

既定の設定: '2^0'

出力方程式 CX+DU に対するスケーリング — 出力方程式に対するスケーリング

2^0 (既定値) | スカラー

出力方程式 CX+DU に対するスケーリングを指定します。

プログラムでの使用

ブロック パラメーター: OutputEqScaling

型: 文字ベクトル

値: スカラー

既定の設定: '2^0'

固定小数点ツールによる変更に対して出力データ型の設定をロックする — 固定小数点ツールがデータ型をオーバーライドするのを防止

off (既定値) | on

固定小数点ツールや固定小数点アドバイザーによる変更を避けるために、このブロックの出力データ型の設定をロックします。詳細については、[出力データ型の設定をロックする] の使用 (Fixed-Point Designer)を参照してください。

プログラムでの使用

ブロック パラメーター: LockScale

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'off'

整数丸めモード — 固定小数点演算の丸めモード

負方向 (既定値) | 正方向 | 最も近い偶数方向 | 最も近い正の整数方向 | 最も近い整数方向 | 最も簡潔 | ゼロ方向

固定小数点演算の丸めモードを指定します。詳細については、丸め (Fixed-Point Designer)を参照してください。

プログラムでの使用

ブロック パラメーター: RndMeth

型: 文字ベクトル

値: 'Ceiling' | 'Convergent' | 'Floor' | 'Nearest' | 'Round' | 'Simplest' | 'Zero'

既定の設定: 'Floor'

オーバーフローの場合、最大値または最小値に飽和 — オーバーフロー アクションの方法

off (既定値) | on

このチェック ボックスをオンにすると、オーバーフローを、データ型が表現できる最小値または最大値のいずれかに飽和させます。このオプションを選択しないと、オーバーフローはラップします。

このチェック ボックスをオンにすると、飽和は出力や結果だけでなく、このブロックの内部演算すべてに適用されます。通常、オーバーフローが可能ではない場合は、コード生成プロセスで検出されます。この場合、コード ジェネレーターでは飽和コードは生成されません。

プログラムでの使用

ブロック パラメーター: DoSatur

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'off'

ブロックの特性

データ型	Booleana | double | fixed point | integer | single
直達	いいえ
多次元信号	いいえ
可変サイズの信号	はい
ゼロクロッシング検出	いいえ
a このブロックは、boolean 信号での使用を推奨しません。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ブロックを行列乗算モードで使用する場合、[DotProductStrategy] を指定できます。この設定により、行列乗算を、加算器および乗算器のツリーを使用して実装するか、Multiply-Accumulate ブロックの実装を使用するかが決定されます。既定の設定は Fully Parallel です。

メモ

Native Floating Point モードを使用する場合、[DotProductStrategy] を [Fully Parallel] に設定しなければなりません。

詳細については、DotProductStrategy (HDL Coder)を参照してください。

一般
ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
DSPStyle	乗算器のマッピングの合成属性。既定の設定は [なし] です。DSPStyle (HDL Coder)も参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

参考

Discrete State-Space | State-Space

トピック

• ステート
• 固定小数点数