Bus to Vector

バーチャルバスをベクトルに変換

ライブラリ:
Simulink / Signal Attributes
HDL Coder / Signal Attributes

説明

Bus to Vector ブロックはバーチャルバスをベクトルに変換します。Bus to Vector ブロックは、バスからベクトルへの暗黙的な変換を明示的な変換に置き換える場合にのみ使用します。

バスを受け入れないブロックにおいて、バスがベクトルに暗黙的に変換されることがあります。バスがベクトルとして扱われている場合、バス要素にはアクセスできなくなります。ベクトルとして使用されるバスを特定して修正するには、モデルアドバイザーチェック [ベクトルとして扱われるバス信号のチェック] または関数 Simulink.BlockDiagram.addBusToVector を使用します。

例

すべて展開する

バスからベクトルへの変換の明示的な定義

ライブスクリプトを開く

予期しない変換を特定しやすくするには、バスからベクトルへの許容される変換を Bus to Vector ブロックで指定します。

ex_bus_to_vector モデルを開いてシミュレートします。

model = "ex_bus_to_vector";
load_system(model);
sim(model);
open_system(model);

モデルは正常にシミュレートされています。ただし、Gain ブロックへの入力がバスですが、出力はベクトルです。Gain ブロックがバスをベクトルに暗黙的に変換しています。

バスをベクトルに暗黙的に変換する Bus to Vector ブロックを挿入するには、3 番目の引数を false に設定して関数 Simulink.BlockDiagram.addBusToVector を使用します。

3 番目の引数を false に設定して関数 Simulink.BlockDiagram.addBusToVector を使用すると、モデルが保存されます。この例では、ex_bus_to_vector モデルのコピーを作成するために関数 save_system を使用しています。

model1 = 'ex_bus_to_vector_blocks';
save_system(model,model1)

[blocks,busToVectors] = ...
    Simulink.BlockDiagram.addBusToVector(model1,true,false)

### Processing block diagram 'ex_bus_to_vector_blocks'
### Number of blocks left that are connected to a bus being used as a vector: 2
### Successfully inserted Bus to Vector Blocks in model. Preparing to save model and/or libraries
### To eliminate modeling errors in the future, please enable strict bus modeling by setting the 'Bus signal treated as vector' diagnostic in the Configuration parameter dialog, Diagnostic/Connectivity tab to 'error'
### Done processing block diagram 'ex_bus_to_vector_blocks'

blocks=1×2 struct array with fields:
    BlockPath
    InputPort
    LibPath

busToVectors = 2x1 cell
    {'ex_bus_to_vector_blocks/Bus to Vector' }
    {'ex_bus_to_vector_blocks/Bus to Vector1'}

Gain ブロックでバスからベクトルへの暗黙的な変換が実行されなくなります。挿入した Bus to Vector ブロックで明示的に変換が実行されます。

端子

入力

すべて展開する

Port_1 — ベクトルに変換するバス
スカラー | ベクトル | バス

入力バスは、スカラーまたは 1 次元で構成されているか、同じデータ型、信号タイプ、サンプリングモードをもつ行ベクトルまたは列ベクトルで構成されていなければなりません。入力が非バス信号の場合、ブロックで変換は行われません。

出力

すべて展開する

Port_1 — 出力ベクトル
ベクトル

出力ベクトルの次元は入力バス要素の次元によって決まります。入力のバスが行ベクトルまたは列ベクトルを含んでいる場合、ブロックの出力は対応する行ベクトルまたは列ベクトルになります。それ以外の場合は、出力は 1 次元ベクトルになります。

ブロックの特性

データ型	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
直達	`いいえ`
多次元信号	`いいえ`
可変サイズの信号	`いいえ`
ゼロクロッシング検出	`いいえ`

ヒント

ベクトルとして扱われるバスをシミュレーションの実行中に特定するには、[ベクトルとして扱われるバス信号] コンフィギュレーションパラメーターを [警告] または [エラー] に設定します。[ベクトルとして扱われるバス信号] の既定の設定は [なし] であり、ブロックでバスがベクトルに暗黙的に変換されたときに警告やエラーのメッセージは生成されません。
R2007a より前のバージョンの Simulink^® で [名前を付けて保存] を使用してモデルを保存すると、各 Bus to Vector ブロックが、何も出力しない null サブシステムに置き換えられます。モデルを使用する前に、Bus to Vector ブロックを含むために使用したが null サブシステムによって割り込まれた各パスを再接続するか、別の方法で修正します。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL コード生成でのバスの使用の詳細についてはバス (HDL Coder)およびバス信号を使用したモデルの可読性の向上および HDL コードの生成 (HDL Coder)を参照してください。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

Bus to Vector

説明

例

バスからベクトルへの変換の明示的な定義

端子

入力

Port_1 — ベクトルに変換するバス
スカラー | ベクトル | バス

出力

Port_1 — 出力ベクトル
ベクトル

ブロックの特性

ヒント

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

参考

ブロック

チェック

関数

トピック

Bus to Vector

説明

例

バスからベクトルへの変換の明示的な定義

端子

入力

Port_1 — ベクトルに変換するバス スカラー | ベクトル | バス

出力

Port_1 — 出力ベクトル ベクトル

ブロックの特性

ヒント

拡張機能

C/C++ コード生成 Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成 HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

固定小数点の変換 Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

参考

ブロック

チェック

関数

トピック

Port_1 — ベクトルに変換するバス
スカラー | ベクトル | バス

Port_1 — 出力ベクトル
ベクトル

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。