Main Content

isinf

無限の配列要素の判別

説明

TF = isinf(A) は、配列 A の要素が Inf または -Inf の位置に 1 (true) を含み、要素がそれ以外である位置に 0 (false) を含む logical 配列を返します。A に複素数が含まれる場合、isinf(A) は無限の実数部または虚数部をもつ要素について 1、実数部と虚数部の両方が有限または NaN である要素について 0 を含みます。

すべて折りたたむ

行ベクトルを作成し、無限要素を判別します。

A = 1./[-2 -1 0 1 2]
A = 1×5

   -0.5000   -1.0000       Inf    1.0000    0.5000

TF = isinf(A)
TF = 1x5 logical array

   0   0   1   0   0

複素数の配列を作成します。複素数が無限値を含むかどうかを判別します。

A = [2 + 1i, 3 + 1i/0, 0/0 - 2i]
A = 1×3 complex

   2.0000 + 1.0000i   3.0000 +    Infi      NaN - 2.0000i

TF = isinf(A)
TF = 1x3 logical array

   0   1   0

A の 2 番目の要素に無限の虚数部があります。この要素について、isinf は 1 を返します。

入力引数

すべて折りたたむ

入力配列。スカラー、ベクトル、行列または多次元配列として指定します。

ヒント

  • x が実数スカラーの場合、isfinite(x)isinf(x) および isnan(x) のうち厳密に 1 つが logical 1 (true) を返します。

  • z が複素数スカラーの場合、isinf(z)isnan(z) の両方が logical 1 を返すことがあります。たとえば、isinf(complex(Inf,NaN))isnan(complex(Inf,NaN)) は両方とも logical 1 を返します。

拡張機能

C/C++ コード生成
MATLAB® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入