このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

Simulinkコシミュレーション

Simulink^®による HDL 協調シミュレーション

はじめに、Simulinkテストベンチで HDL モジュールを検証するを参照してください。

ブロック

HDL Cosimulation	Simulinkを HDL シミュレータに接続して HDL 設計をコシミュレーションする
To VCD File	値変更ダンプ (VCD) ファイルを生成する

アプリ

	HDL 検証アーティファクトを生成し、 Simulinkサブシステムからの検証ワークフローに従います。 (R2020b 以降)
	既存の HDL ファイルからコシミュレーションブロックまたはSystem objectを生成します

関数

すべて展開する

起動

`nclaunch`	Cadence Xceliumシミュレータを起動して、HDL Verifierソフトウェアで使用するように設定します
`vsim`	ModelSimで使用するためにHDL Verifierを起動して構成します

HDL シミュレータコマンド

`hdlsimulink`	Cadence XceliumおよびSimulinkとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします
`vsimulink`	ModelSimおよびSimulinkとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします

サーバー制御

`breakHdlSim`	HDL シミュレーターで`stop`からMATLAB コマンドを実行します。
`pingHdlSim`	HDL シミュレータの準備ができるまで協調シミュレーションをブロックする
`tclHdlSim`	XceliumまたはModelSimシミュレータで Tcl コマンドを実行します。

オブジェクト

cosimulationConfiguration HDL コシミュレーションワークフローの構成 (R2022b 以降)

トピック

起動と接続

HDL コシミュレーションのセットアップ
HDL コードをMATLAB^®またはSimulinkデザインで協調シミュレーションするには、まず次のことを行う必要があります。
サポートされている EDA ツールとハードウェア
サポートされているサードパーティ EDA ソフトウェアおよび FPGA ボードのリスト。
Simulinkでコシミュレーション用の HDL シミュレーターを開始します
HDL シミュレーターとSimulinkの間の接続をセットアップします。
TCP/IPソケットポート
TCP/IP ソケットポートを選択するための指示を提供します。
クロスネットワーク協調シミュレーション
ローカルネットワーク上で協調シミュレーションを実行する手順を説明します。

テストベンチ

Simulink HDL コシミュレーションを始めましょう
Simulink®環境で Cosimulation Wizard を使用してHDL Verifier™アプリケーションをセットアップします。
テストベンチとしてのSimulink
HDL Verifier™ブロックをSimulinkデザインに統合するプロセスを紹介します。
Simulink協調シミュレーションテストベンチを作成する
Simulinkソフトウェアで使用するHDL Verifier -テストベンチ協調シミュレーションをコーディングして実行する手順。
Simulinkテストベンチで HDL モジュールを検証する
HDL Verifierを使用するSimulink セッションをセットアップして、単純なVHDL^®モデルを検証します。

コシミュレーションテストベンチによる生成された HDL コードの検証 ( HDL Coderライセンスが必要)

HDL ワークフローアドバイザーを使用したテストベンチの生成とコードカバレッジの有効化 (HDL Coder)
HDL ワークフローアドバイザーを使用して生成された HDL コード用にテストベンチとコードカバレッジを生成します。
Simulinkから生成された HDL コードの自動検証
生成された協調シミュレーションモデルを使用して、生成された HDL コードを検証します。

コンポーネントのアルゴリズム

Simulinkによるコンポーネントシミュレーション
ブロックをSimulinkデザインに統合するプロセスを紹介します。
コンポーネント協調シミュレーション用のSimulinkモデルの作成
ソフトウェアで使用するコンポーネントとしての Simulink 協調シミュレーションのコーディングと実行に関係する手順の概要を示します。

Simulinkによる協調シミュレーション

HDL コシミュレーション
HDL Verifierソフトウェアは、 MATLAB関数、 MATLAB System object™、およびのライブラリで構成されています。
協調シミュレーションの実行
HDL モジュールを表す関数またはブロックを生成した後の次のステップ。
協調シミュレーション用の HDL コードをインポートする準備をする
協調シミュレーションの準備をし、HDL コードを関数、 System object、またはブロックとして協調シミュレーションするかを選択します。
HDL コシミュレーションブロックの HDL コードのインポート
Simulinkブロックを生成して、HDL コードを協調シミュレーションします。
Simulink協調シミュレーションセッションを実行する
HDL モジュールの協調シミュレーションを含む、テストベンチまたはアルゴリズムを実行します。
コシミュレーションでの HDLパラメーターの使用
コシミュレーションでは Verilogパラメーターまたは VHDL ジェネリックを使用します。

HDL シミュレーターの相互作用

シミュレーションのタイムスケール
シミュレーション時間の表現は、HDL シミュレータとSimulinkの間で大きく異なります。
クロック、リセット、イネーブル信号
コシミュレーション中のモデルに内部スティミュラスを適用する立ち上がりエッジまたは立ち下がりエッジのクロック、リセット、またはクロックイネーブル信号を作成できます。
シミュレーション速度向上のヒント
協調シミュレーションのパフォーマンスを最適化するための提案を提供します。
サポートされているデータ型
HDL アプリケーションが HDL データをMATLAB関数またはSimulinkブロックに送信する必要がある場合は、最初にデータをでサポートされる型に変換する必要がある場合があります。
HDL シミュレーターの競合状態
MATLABおよびSimulinkソフトウェアを使用したハードウェア協調シミュレーションでの競合状態を回避する方法について説明します。

後処理のための信号状態遷移の記録

値変更ダンプ (VCD) ファイルの追加
値変更ダンプ (VCD) ファイルは、シミュレーションセッション中に、信号の値などの変数値の変更をファイルに記録します。
Simulink信号と HDL 信号を視覚的に比較する
コシミュレーションで使用するために To VCD File ブロックをSimulinkモデルに追加する基本的な手順を説明します。

注目の例

HDL コシミュレーションを使用したビタビデコーダの検証

この例では、固定小数点ビタビデコーダを実装するための HDL コードを生成および検証する方法を示します。

スクリプトを開く

Timescales: Absolute, Relative and Automatic

Illustrates the various Timescale settings within the HDL Cosimulation block and explains how these affect the timing relationship of Simulink® and the HDL simulator. We use a simple Verilog parity check model to show the timing relationship of Simulink and the HDL simulator (ModelSim® or Xcelium™) used for cosimulation.

モデルを開く

Communications Toolboxを使用したフレームベースのスクランブラー

この例では、6 次スクランブラの HDL 実装の検証を示します。スクランブラは、ビットをシャッフルすることによって送信信号の遷移をランダム化するために通信システムで使用されます。スクランブルの目的の 1 つは、送信信号内の 0 または 1 の文字列の長さを短縮することです。これは、0 または 1 の文字列が長いと送信同期の問題が発生する可能性があるためです。スクランブルは、安価な暗号化技術として使用されることもあります。この例は 2 つのモデルで構成されています。最初のモデルscrambler_frameは HDL 実装を検証し、2 番目のモデルscrambler_fsk は通信チャネルの一部として HDL スクランブラーを使用します。

スクリプトを開く

Cosimulate Vivado FFT IP Core with Simulink

Using HDL Verifier™, you can set up cosimulation between Simulink® and an IP core from the Xilinx® Vivado® simulator. This setup allows you to design your Simulink algorithm to include a Xilinx IP implementation in the system and use Simulink as a test bench. To verify the IP core, you can use the specialized stimulus and visualization scopes from Simulink.

スクリプトを開く