Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

HDL Verifier 入門

HDL シミュレータと FPGA ボードを使用してVerilogとVHDLをテストおよび検証する

HDL Verifier™と、 FPGA、ASIC、および SoC のVHDL®およびVerilog®デザインをテストおよび検証できます。MATLAB® Simulink®またはTGとのコシミュレーションを使用して、 Siemens®またはQuesta®で実行されるテストベンチで RTL を検証できます。 ModelSim®、 Cadence® Xcelium™、およびXilinx® Vivado®シミュレータ。これらの同じテストベンチを FPGA 開発ボードで再利用して、ハードウェア実装を検証できます。

HDL Verifier は、 RTL テストベンチおよび完全な Universal Verification Methodology (UVM) 環境用の SystemVerilog 検証モデルを生成します。これらのモデルは、 Questa、 Xcelium、およびVivadoシミュレータ、およびSynopsys®シミュレータでネイティブに実行されます。 SystemVerilog ダイレクト プログラミング インターフェイス (DPI) 経由の VCS。

HDL Verifier は、 Xilinx、 Intel®、およびMATLABのマイクロチップ ボードの実装をデバッグおよびテストするためのツールを提供します。 。プローブをデザインに挿入し、トリガー条件を設定して内部信号をMATLABにアップロードして、視覚化と分析を行うことができます。

インストールと構成

    チュートリアル

    設計検証の自動化

    • HDL コシミュレーション

      HDL Verifierソフトウェアは、 MATLAB関数、 MATLAB System object™、およびのライブラリで構成されています。

    • FPGAの検証

      HDL Verifier は、 SimulinkまたはMATLABおよびHDL Coder™およびサポートされている FPGA 開発環境と連動して、自動的に準備を整えます。

    • TLM コンポーネントの生成

      HDL Verifierと、商用仮想プラットフォームを含む、OSCI 互換の TLM 2.0 環境で実行できる SystemC トランザクション レベル モデル (TLM) を作成できます。

    • SystemVerilog DPI コンポーネントの生成

      HDL Verifier は、 Simulink Coder™またはMATLAB Coderと連携してエクスポートします。ダイレクト プログラミング インターフェイス (DPI) を備えた SystemVerilog コンポーネント内で生成された C コードとしてのサブシステム。

    注目の例

    Verify HDL Implementation of PID Controller Using FPGA-in-the-Loop

    Verify HDL Implementation of PID Controller Using FPGA-in-the-Loop

    Set up an FPGA-in-the-Loop (FIL) application using HDL Verifier™.

    スクリプトを開く
    MATLAB System Object の協調シミュレーション ウィザード

    MATLAB System Object の協調シミュレーション ウィザード

    Cosimulation Wizard を使用してHDL Verifier™アプリケーションをセットアップします。

    スクリプトを開く
    Simulink HDL コシミュレーションを始めましょう

    Simulink HDL コシミュレーションを始めましょう

    Simulink®環境で Cosimulation Wizard を使用してHDL Verifier™アプリケーションをセットアップします。

    モデルを開く
    コシミュレーションを使用した HDL とSimulinkコード カバレッジの比較

    コシミュレーションを使用した HDL とSimulinkコード カバレッジの比較

    この例では、 Simulink®と HDL シミュレーターを使用して、HDL クルーズ コントローラー設計の完全なコード カバレッジを実現する方法を示します。

    スクリプトを開く
    SystemVerilog DPI コンポーネントの生成を開始する

    SystemVerilog DPI コンポーネントの生成を開始する

    この例では、 Simulink®モデルの比例積分微分 (PID) コントローラーから SystemVerilog DPI コンポーネントを生成する方法と、そのコンポーネントを HDL シミュレーターにエクスポートする方法を示します。

    モデルを開く
    MATLABベースの SystemVerilog DPI 生成を開始する

    MATLABベースの SystemVerilog DPI 生成を開始する

    この例では、 MATLAB®で記述されたプログラマブル方形波ジェネレーターの SystemVerilog DPI コンポーネントを生成し、それを HDL シミュレーターにエクスポートする方法を示します。

    スクリプトを開く
    TLM ジェネレーターを使ってみる

    TLM ジェネレーターを使ってみる

    この例では、 Simulink Coder™ またはEmbedded Coder®の tlmgenerator ターゲットを使用して SystemC™/TLM コンポーネントを生成するようにSimulink®モデルを構成する方法を示します。

    スクリプトを開く

    ビデオ

    HDL Verifier の概要
    VerilogおよびVHDLの FPGA、ASIC、SoC デザインをHDL Verifierでテストおよび検証します。HDL シミュレータとのコシミュレーションを使用して、 MATLABまたはSimulinkで実行されるテストベンチで RTL を検証します。これらの同じテストベンチを FPGA および SoC 開発ボードで使用して、ハードウェアでの HDL 実装を検証します。