このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

HDL Verifier 関数 - アルファベット順

A

`aximanager`	MATLABからの FPGA ボード上のメモリ位置の読み取りおよび書き込み
`aximanager`	MATLABからの FPGA ボード上のメモリ位置の読み取りおよび書き込み

B

breakHdlSim HDL シミュレーターでstopからMATLAB コマンドを実行します。

C

`checkStatus`	ノンブロッキングモードでの FPGA データキャプチャの現在のステータスを確認する (R2022a 以降)
`clone`	同じプロパティ値で`hdlverifier.FPGADataReader` System objectを作成します
`collectData`	キャプチャしたデータをFPGAからノンブロッキングモードでホストに収集 (R2022a 以降)
`copyImageToHostSDCardPath`	ボード固有の SD カードイメージファイルをホスト SD カードの場所にコピーします
`copyImageToHostSDCardPath`	ボード固有の SD カードイメージファイルをホスト SD カードの場所にコピーします
`cosimulationConfiguration`	HDL コシミュレーションワークフローの構成 (R2022b 以降)

D

`dec2mvl`	10 進数を 2 進数の文字ベクトルに変換する
`displayCaptureCondition`	全体的なキャプチャ状況を表示 (R2022a 以降)
`displayDataTypes`	キャプチャされたすべての信号のデータ型を表示します
`displayTriggerCondition`	全体的なトリガ条件を表示
`dpigen`	MATLAB関数から UVM または SystemVerilog DPI コンポーネントを生成

F

filProgramFPGA プログラミングファイルをFPGAにロード

G

generateFPGADataCaptureIP FPGA データキャプチャコンポーネントジェネレーターを開く

H

`hdldaemon`	HDL シミュレーターとの対話をサポートする制御MATLABサーバー
`hdlsimmatlab`	検証のためにインスタンス化された HDL モジュールをCadence XceliumおよびMATLABでロードします
`hdlsimmatlabsysobj`	Cadence XceliumおよびMATLAB System objectとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします
`hdlsimulink`	Cadence XceliumおよびSimulinkとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします
`hdlverifier.FILSimulation`	MATLABによる FIL シミュレーション
`hdlverifier.FPGADataReader`	ライブFPGAからMATLABワークスペースにデータをキャプチャします
`hdlverifier.HDLCosimulation`	System objectHDL コシミュレーション用のMATLABを作成します
`hdlverifier.VivadoHDLCosimulation`	System objectシミュレータとVivado MATLABを作成します。 (R2022a 以降)

I

isLocked ロック状態

L

`launchApp`	FPGA データキャプチャアプリを開く
`loadBitstream`	カスタム FPGA ビットストリームと対応する DTB ファイルをターゲット SoC デバイスにロードします
`loadBitstream`	カスタム FPGA ビットストリームと対応する DTB ファイルをターゲット SoC デバイスにロードします
`loadImageToTargetSDCardPath`	ボード固有の SD カードイメージファイルをターゲット SoC デバイスの SD カードの場所にロードします (R2020a 以降)

M

`matlabcp`	MATLABコンポーネント関数をインスタンス化された HDL デザインに関連付ける
`matlabtb`	インスタンス化された HDL モジュールのMATLABテストベンチセッションをスケジュールします
`matlabtbeval`	インスタンス化された HDL モジュールに代わってMATLAB関数を 1 回だけ呼び出します
`mvl2dec`	多値ロジックを 10 進数に変換する

N

`nclaunch`	Cadence Xceliumシミュレータを起動して、HDL Verifierソフトウェアで使用するように設定します
`nomatlabtb`	アクティブなMATLABテストベンチとMATLABコンポーネントセッションを終了します
`notifyMatlabServer`	HDL シミュレーターのイベント ID とプロセス ID をMATLABサーバーに送信します

P

`pingHdlSim`	HDL シミュレータの準備ができるまで協調シミュレーションをブロックする
`programFPGA`	`FILSimulation`システムオブジェクトに関連付けられたプログラミングファイルを FPGA にロードします

R

`readmemory`	AXI4 メモリマップド従属からのデータの読み取り
`readmemory`	AXI4 メモリマップド従属からデータを読み取る
`release`	JTAGインターフェースのリリース制御
`release`	JTAG またはイーサネットケーブルリソースを解放する
`release`	JTAG またはイーサネットケーブルリソースを解放する

S

`setCaptureCondition`	信号値ごとに比較を設定する (R2022a 以降)
`setCaptureConditionCombinationOperator`	個々の信号値の比較を全体的なキャプチャ条件に組み合わせる演算子を構成する (R2022a 以降)
`setCaptureConditionComparisonOperator`	キャプチャ条件内の個々の信号値を比較する演算子を構成する (R2022a 以降)
`setDataType`	信号からキャプチャしたデータのデータ型を構成する
`setNumberofTriggerStages`	データをキャプチャするためのトリガーステージの数を構成する (R2020b 以降)
`setRunImmediateFlag`	トリガー条件なしですぐに実行されるようにデータキャプチャを構成する (R2022a 以降)
`setTriggerCombinationOperator`	個々の信号値の比較を全体的なトリガー条件に組み合わせる演算子を構成します
`setTriggerComparisonOperator`	トリガー条件内の個々の信号値を比較する演算子を構成します (R2019b 以降)
`setTriggerCondition`	各信号値の比較を設定する
`setTriggerTimeOut`	トリガーステージでトリガー条件が発生する必要がある FDC IP コアクロックサイクルの最大数を設定します (R2020b 以降)
`setupAXIManagerForQuartus`	AXI マネージャー IP パスをQuartusプロジェクトに追加します
`setupAXIManagerForVivado`	AXI マネージャー IP パスをVivadoプロジェクトに追加します
`step`	FPGA 上で実行されている HDL IP コアからデータの 1 つのバッファをキャプチャします
`stop`	ノンブロッキングモードでの現在のステータスに基づいて FPGA データキャプチャの実行を停止します。 (R2022a 以降)
`svdpiConfiguration`	MATLABから UVM および SystemVerilog コンポーネントを生成するためのワークフローを構成する (R2023a 以降)

T

tclHdlSim XceliumまたはModelSimシミュレータで Tcl コマンドを実行します。

U

`uvmbuild`	Simulinkモデルから UVM テストベンチを生成 (R2019b 以降)
`uvmcodegen.uvmconfig`	UVM 構成オブジェクト (R2020b 以降)

V

`vsim`	ModelSimで使用するためにHDL Verifierを起動して構成します
`vsimmatlab`	ModelSimおよびMATLABを使用して、検証のためにインスタンス化された HDL モジュールをロードします
`vsimmatlabsysobj`	ModelSimおよびMATLAB System objectとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします
`vsimulink`	ModelSimおよびSimulinkとの協調シミュレーション用にインスタンス化された HDL モジュールをロードします

W

`waitForHdlClient`	指定したイベントIDを取得するかタイムアウトするまで待つ
`writememory`	AXI4 メモリマップド従属デバイスへのデータの書き込み
`writememory`	AXI4 メモリマップド従属デバイスへのデータの書き込み