このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

FPGA データの取得

ライブFPGAから信号データをキャプチャ

FPGA での設計の実行中に、FPGA データ取得を使って設計からの信号を観察します。この機能は、FPGA から信号データのウィンドウを取得し、データを MATLAB^® または Simulink^® に返します。信号を取得するために、HDL Verifier™ は、HDL プロジェクトに統合し、残りの設計とともに FPGA に展開しなければならない IP コアを生成します。HDL Verifier は、FPGA と通信し、データを MATLAB または Simulink に返すアプリ、System object™、および Simulink モデルも生成します。

FPGA データを取得するには、次の手順に従います。

カスタマイズされたコンポーネントと IP コアを生成します。生成された IP のポート名とサイズを指定します。これらのポートは、キャプチャする信号、およびキャプチャの発生時期を制御するトリガーとして使用する信号に接続します。
生成された IP を FPGA デザインに統合し、そのデザインを FPGA ボードに展開します。HDL ワークフローアドバイザーを使用すると、この手順は自動化されます。
生成されたアプリ、System object、または Simulink モデルを使用して、解析、検証、または表示のためのデータを取得します。キャプチャをいつ実行するかを制御するトリガー条件と、どのデータをキャプチャするかを制御するキャプチャ条件を構成できます。

この機能を使用するには、FPGA ボード用のハードウェアサポートパッケージをダウンロードする必要があります。サポートパッケージについてはドキュメントを参照してください。Intel^® FPGA ボードについては、 FPGA データの取得を参照してください。Xilinx^® FPGA ボードについては、 FPGA データの取得を参照してください。

サポートパッケージのダウンロードについては、「FPGAボードサポートパッケージをダウンロード」を参照してください。

アプリ

遷移と状態を経時的に可視化、測定、解析します

トピック

概要

データキャプチャのワークフロー
FPGA 上で実行されているデザインから信号データをキャプチャするための高レベルの手順。

データキャプチャの要件と準備

FPGAボードサポートパッケージをダウンロード
FPGA ボードサポートパッケージには、FPGA インザループ (FIL) シミュレーション、FPGA データキャプチャ、または AXI マネージャー用にサポートされているすべてのボードの定義ファイルが含まれています。
FPGA 設計ソフトウェアツールのセットアップ
MATLABパスをXilinx、Microchip、およびIntelソフトウェアに設定します。
ガイド付きハードウェアセットアップ
FPGA インザループ、AXI マネージャー、または FPGA データキャプチャで使用するハードウェアをコンフィギュレーションするための自動サポートパッケージセットアッププロセスの手順について説明します。
ロジックアナライザーの構成
ロジックアナライザーで設定を調整します。

注目の例

FPGA Data Capture を使用した IP コアのデバッグ

この例では、HDL Coder™ で生成する IP コアを FPGA Data Capture のみを使用してデバッグする方法と AXI Manager および FPGA Data Capture の両方を一緒に使用してデバッグする方法を示します。

FPGA データキャプチャを使用したザイリンクス FPGA ボードからの温度センサーデータのキャプチャ

この例では、既存の HDL デザインで FPGA データキャプチャを使用して、JTAG またはイーサネット接続経由で FPGA 内部信号をキャプチャする方法を示します。オンチップ温度センサーデータを読み取るためのザイリンクス XADC IP を実装する既存の FPGA デザインから始めます。XADC IP は、内部レジスタの読み取りおよび書き込みのための動的再構成ポート (DRP) インターフェイスを公開します。この FPGA デザインには、XADC IP から温度センサーレジスタを読み出すロジックが含まれています。さらに分析するために温度の読み取り値を取得するには、FPGA データキャプチャ機能を使用して生のセンサーデータをMATLAB®ワークスペースに読み取ります。次に、 MATLAB は生の温度データを摂氏に変換します。

スクリプトを開く

Ready-to-Capture 信号を使用してインテル FPGA ボードからオーディオ信号をストリーミングする

この例では、FPGA データキャプチャでキャプチャ準備完了信号を既存の HDL コードとともに使用して、FPGA ストリーミング信号を読み取る方法を示します。この例は、オーディオ信号をサンプリングするためのオンチップアナログデジタルコンバーター (ADC) を実装する既存の FPGA デザインから始まります。ADC の知的財産 (IP) は、制御用の Avalon® メモリマップ (MM) スレーブインターフェイスとデータ出力用の Avalon ストリーミングインターフェイスを公開します。既存の例には、ADC を開始するための単純な Avalon MM マスターが含まれています。FPGA データキャプチャを使用して、Avalon ストリーミングインターフェイスから ADC 出力データを収集し、そのデータをMATLAB®ワークスペースにストリーミングします。

スクリプトを開く