このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
HDL Verifier ブロック - アルファベット順
A
Assertion | Simulinkアサーションから SystemVerilog アサーションを生成 |
AXI Manager Read | Simulinkから FPGA ボード上のメモリ位置を読み取ります (R2019b 以降) |
AXI Manager Write | Simulinkから FPGA ボードにメモリ位置を書き込みます (R2019b 以降) |
F
FIL Simulation | Simulinkから FPGA ハードウェアで HDL コードをシミュレート |
FPGA Data Reader | ライブFPGAからSimulinkモデルにデータをキャプチャします |
H
HDL Cosimulation | Simulinkを HDL シミュレータに接続して HDL 設計をコシミュレーションする |
S
Sequence Feedback | UVM テストベンチ モデルのスコアボードとシーケンスの間を接続する (R2023a 以降) |
T
To VCD File | 値変更ダンプ (VCD) ファイルを生成する |