Main Content

このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

sub

fimath オブジェクトを使用した 2 つの fi オブジェクトの減算

ページ内をすべて折りたたむ

構文

c = sub(F,a,b)

説明

例

c = sub(F,a,b) は fimath オブジェクト F を使用して fi オブジェクト a と b を減算します。a と b の fimath オブジェクトをオーバーライドする場合や、a と b に関連付けられる fimath プロパティが異なる場合に役に立ちます。fi オブジェクト c の出力にはローカル fimath がありません。

例

すべて折りたたむ

ライブ スクリプトを開く
a = fi(pi);
b = fi(exp(1));
F = fimath('SumMode','SpecifyPrecision',...
    'SumWordLength',32,'SumFractionLength',16);
c = sub(F,a,b)
c = 
    0.4233

          DataTypeMode: Fixed-point: binary point scaling
            Signedness: Signed
            WordLength: 32
        FractionLength: 16

c は a と b の差 32 ビットで、小数部の長さは 16 です。

入力引数

すべて折りたたむ

減算に使用する fimath オブジェクト。fimath オブジェクトとして指定します。

オペランド。スカラー、ベクトル、行列または多次元配列として指定します。

a および b は、いずれも fi オブジェクトでなければならず、いずれかがスカラーでない場合は、同じ次元にする必要があります。a、b のいずれかがスカラーの場合、c はスカラーでない方のオブジェクトの次元になります。

データ型: fi
複素数のサポート: あり

アルゴリズム

C = sub(F,A,B)
または 
C = F.sub(A,B)

は、以下と等価です。 

A.fimath = F;
B.fimath = F;
C = A - B;
ただし、関数形式を使用すると、A と B の fimath プロパティは変更されません。

拡張機能

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

バージョン履歴

R2006a より前に導入

参考

| | | | | | |