このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

QPSK Modulator Baseband

直交位相偏移変調手法を使った変調

ライブラリ

Modulation の Digital Baseband サブライブラリ内の PM

• 

×

説明

QPSK Modulator Baseband ブロックは、直交位相偏移変調手法を使って変調します。出力は、変調信号のベースバンド表現です。

整数値信号とバイナリ値信号

[Input type] パラメーターを [Integer] に設定した場合、有効な入力値は 0、1、2、および 3 です。入力 m に対して [Constellation ordering] を [Binary] に設定すると、出力シンボルは次のようになります。

exp(jθ + jπm/2)

ここで、θ は [Phase offset] パラメーターを表します (グレイ コンスタレーション順については次の図を参照してください)。この場合、ブロックはスカラーまたは列ベクトル信号を受け入れます。

[Input type] パラメーターを [Bit] に設定した場合、入力はバイナリ値のペアを含んでいます。この設定の場合、ブロックは偶数の長さの列ベクトルを受け入れます。[Phase offset] パラメーターを $$\frac{\Pi }{4}$$ に設定すると、ブロックは、[Constellation ordering] パラメーターを [Binary] または [Gray] に設定するかどうかに従い、次の図に示す信号コンスタレーションの 1 つを使用します。

前述の図では、最上位ビット (一番左のビット) はブロックの最初のビット入力です。グレイ マッピングの詳細については、M-PSK Modulator Baseband ヘルプ ページを参照してください。

ダイアログ ボックス

Input type

入力が整数で構成されるか、ビットのペアで構成されるかを示します。

Constellation ordering

ブロックが入力ビットまたは入力整数の各ペアをコンスタレーション シンボルにマップする方法を決定します。

Phase offset (rad)

信号コンスタレーションの 0 番目の点の位相。

コンスタレーションの表示

ブロック マスクで [View Constellation] をクリックして、指定したブロック パラメーターの信号コンスタレーションを可視化します。コンスタレーションを表示する前に、パラメーターの設定を適用します。詳細については、変調器ブロックのコンスタレーションの表示を参照してください。

出力データ型

出力データ型。[double]、[single]、[fixdt(1,16)]、[fixdt(1,16, 0)]、[逆伝播による継承]、または [<データ型式>] として指定します。

このパラメーターの設定を

• [fixdt(1,16)]、[fixdt(1,16.0)]、または [<データ型式>] とした場合、より詳しい項目を指定するためのパラメーターが有効になります。

• [逆伝播による継承] とした場合、出力データ型とスケーリングは次のブロックに一致するように設定されます。

[データ型アシスタント] は、データ属性の設定を支援します。[データ型アシスタント] を使用するには、[データ型アシスタントを表示] をクリックします。詳細については、データ型アシスタントを利用したデータ型の指定 (Simulink)を参照してください。

サポートされているデータ型

端子	サポートされているデータ型
入力	倍精度浮動小数点 単精度浮動小数点 Boolean ([Input type] が [Bit] の場合) 8、16、32 ビット符号付き整数 8、16、32 ビット符号なし整数 ufix(1) ([Input type] が [Bit] の場合) [Input type] が [Integer] のときに ufix(2)
出力	倍精度浮動小数点 単精度浮動小数点 符号付き固定小数点

例

ノイズを含む QPSK 信号の復調

ノイズを含む QPSK 信号を変調および復調します。

QPSK 復調モデルを開くには、[モデルを開く] ボタンを使用します。

シミュレーションを実行します。結果はベース ワークスペースに保存されます。ここで、ErrorVec は 1 行 3 列の行ベクトルです。BER は最初の要素にあります。

誤りの統計を表示します。与えられた 4.3 dB の Eb/No では、結果の BER が約 0.01 になります。結果は多少変動する場合があります。

ans =

    0.0104

Eb/No を 7 dB に増やします。シミュレーションを再実行し、BER が減少していることを確認します。

ans =

   7.0000e-04

ペア ブロック

QPSK Demodulator Baseband

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。

HDL のアーキテクチャ

このブロックは 1 つの既定の HDL アーキテクチャをもっています。

HDL のブロック プロパティ

ConstrainedOutputPipeline	設計内で既存の遅延を移動することによって出力に配置するレジスタの数。分散型パイプラインは、これらのレジスタを再分散しません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成コードに挿入する入力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成コードに挿入する出力パイプライン ステージの数。分散型パイプラインと制約付き出力パイプラインは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

バージョン履歴

R2006a より前に導入

参考

ブロック

• M-PSK Modulator Baseband | BPSK Modulator Baseband | DQPSK Modulator Baseband | QPSK Demodulator Baseband

オブジェクト

• comm.QPSKModulator

トピック

• ベースバンド デジタル変調