Main Content

このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

QPSK Demodulator Baseband

QPSK 変調されたデータの復調

ライブラリ

Modulation の Digital Baseband サブライブラリ内の PM

  • QPSK Demodulator Baseband block

説明

QPSK Demodulator Baseband ブロックは、直交位相偏移変調手法を使って変調された信号を復調します。入力は、変調信号のベースバンド表現です。

入力は複素信号でなければなりません。このブロックは、スカラーまたは列ベクトルの入力信号を受け入れます。各ブロック端子でサポートされるデータ型については、サポートされているデータ型を参照してください。

アルゴリズム

自明な位相オフセット用の硬判定 QPSK 復調器信号図 (π/4 の奇数倍)

自明ではない位相オフセット用の硬判定 QPSK 復調浮動小数点信号図

自明ではない位相オフセット用の硬判定 QPSK 復調固定小数点信号図

厳密な LLR と近似 LLR それぞれの場合 (軟判定) については、硬判定復調と軟判定復調を参照してください。

ダイアログ ボックス

Phase offset (rad)

信号コンスタレーションの 0 番目の点の位相。

Constellation ordering

ブロックが各整数を出力ビットのペアに割り当てる方法を決めます。

Output type

出力が整数またはビットで構成されるかどうかを決定します。

[Output type] パラメーターが [Integer] に設定され、[Constellation ordering][Binary] に設定される場合、ブロックは、次の点を

exp(jθ + jπm/2)

m にマップします。ここで、θ は [Phase offset] パラメーターであり、m は 0、1、2、または 3 です。

QPSK Modulator Baseband ブロックのリファレンス ページは、[Constellation ordering][Binary] または [Gray] のどちらかの場合に、信号コンスタレーションを表示します。

[Output type]Bit に設定されている場合、[Decision type]Hard decision に設定されると、出力は 2 進数値のペアを含みます。最上位ビット (ベクトルの一番左のビット) は、ブロック出力の最初のビットです。

[Decision type]Log-likelihood ratio または Approximate log-likelihood ratio に設定された場合、出力にはビット単位の LLR または近似 LLR 値がそれぞれ含まれます。

Decision type

復調における、硬判定 、LLR、近似 LLR の使用を指定します。このパラメーターは、[Output type] のドロップダウン リストで Bit が選択されると表示されます。対数尤度比と近似対数尤度比の判定タイプの出力値は、入力値と同じデータ型です。整数出力に対して、ブロックは常に硬判定復調を実行します。

詳細については、硬判定復調と軟判定復調を参照してください。

Noise variance source

このフィールドは、[Decision type]Approximate log-likelihood ratio または Log-likelihood ratio が選択されると表示されます。

Dialog に設定すると、ノイズ分散を [Noise variance] フィールドに指定できます。Port に設定すると、ノイズ分散が入力可能な端子がブロックに表示されます。

Noise variance

このパラメーターは、[Noise variance source]Dialog に設定されて入力信号のノイズ分散が指定されている場合に表示されます。このパラメーターはノーマル モード、アクセラレータ モード、およびラピッド アクセラレータ モードで調整可能です。

Simulink® Coder™ ラピッド シミュレーション (RSIM) ターゲットを使用して RSIM 実行可能ファイルを作成する場合は、モデルを再コンパイルせずにパラメーターを調整できます。これは、異なる量のノイズでシミュレーションを複数回 (おそらく複数のコンピューターで) 実行するモンテ カルロ シミュレーションの場合に便利です。

厳密な LLR アルゴリズムは有限の精度演算で指数を計算します。計算に非常に大きな正または負の振幅が含まれる場合、厳密な LLR アルゴリズムの結果は次のようになります。

  • ノイズ分散が極度に大きい値の場合は、Inf または -Inf

  • ノイズ分散と信号強度の両方が非常に小さい値の場合は NaN

近似 LLR アルゴリズムでは指数が計算されません。近似 LLR アルゴリズムを使用することによって、Inf-Inf、および NaN の結果を回避できます。

硬判定用の [Data Types] ペイン

出力

ビット出力については、[Decision type]Hard decision に設定した場合に、データ型を、'Inherit via internal rule''Smallest unsigned integer'doublesingleint8uint8int16uint16int32uint32 または boolean に設定できます。

整数出力の場合、出力データ型を、'Inherit via internal rule''Smallest unsigned integer'doublesingleint8uint8int16uint16int32、または uint32 に設定できます。

このパラメーターを 'Inherit via internal rule' (既定の設定) に設定した場合、ブロックは出力のデータ型を入力端子から継承します。入力が浮動小数点型 (single または double) の場合、出力のデータ型は入力のデータ型と同じになります。入力データ型が固定小数点の場合、出力データ型はこのパラメーターが 'Smallest unsigned integer' に設定されているかのように動作します。

このパラメーターを 'Smallest unsigned integer' に設定した場合、出力のデータ型は、モデルの [コンフィギュレーション パラメーター] ダイアログ ボックスの [ハードウェア実行] ペインの設定に基づいて選択されます。

ASIC/FPGA[ハードウェア実行] ペインで指定し、[Output type]Bit の場合、出力データ型は理想的な最小 1 ビット サイズとされ、ufix(1) が適用されます。その他の選択肢を選んだ場合は、1 ビットに収まるうちで最小の語長となる符号なし整数とされ、通常は対応する文字のサイズとなります (uint8 など)。

[ハードウェア実行] ペインで ASIC/FPGA が選択されており、[Output type]Integer である場合、出力データ型は理想的な最小 2 ビット サイズ、つまり、ufix(2) になります。他のすべての選択に対して、これは利用可能な最も小さなワード長が 2 ビットに十分収まる大きさである符号なし整数であり、通常は char のサイズ (uint8) に対応します。

Derotate factor

このパラメーターは入力が固定小数点で [Phase offset] が π/4 の偶数倍でない場合にのみ適用されます。

Same word length as input または Specify word length を選択でき、ここでは、入力フィールドを使ってワード長を定義します。

軟判定のデータ型ペイン

ビット出力については、[Decision type]Log-likelihood ratio または Approximate log-likelihood ratio に設定すると、出力のデータ型は入力から継承されます (つまり、入力のデータ型が double であれば、出力のデータ型も double となる)。

すべて展開する

ノイズを含む QPSK 信号を変調および復調します。

QPSK 復調モデルを開くには、[モデルを開く] ボタンを使用します。

シミュレーションを実行します。結果はベース ワークスペースに保存されます。ここで、ErrorVec は 1 行 3 列の行ベクトルです。BER は最初の要素にあります。

誤りの統計を表示します。与えられた 4.3 dB の Eb/No では、結果の BER が約 0.01 になります。結果は多少変動する場合があります。

ans =

    0.0104

Eb/No を 7 dB に増やします。シミュレーションを再実行し、BER が減少していることを確認します。

ans =

   7.0000e-04

サポートされているデータ型

端子サポートされているデータ型

入力

  • 倍精度浮動小数点

  • 単精度浮動小数点

  • 次の場合は、符号付き固定小数点です。

    • [Output type][Integer]

    • [Output type][Bit][Decision type][Hard-decision]

Var

  • 倍精度浮動小数点

  • 単精度浮動小数点

出力

  • 倍精度浮動小数点

  • 単精度浮動小数点

  • boolean ([Output type][Bit][Decision type][Hard-decision] の場合)

  • 8、16、32 ビット符号付き整数

  • 8、16、32 ビット符号なし整数

  • ASIC/FPGA の ufix(1) ([Output type][Bit] の場合)

  • [Output type][Integer] のときに ASIC/FPGA で ufix(2)

ペア ブロック

QPSK Modulator Baseband

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

バージョン履歴

R2006a より前に導入