ドキュメンテーション

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

Convolutional Interleaver

シフト レジスタのセットを使用して、入力シンボルを並べ替え

ライブラリ

Interleaving の Convolutional サブライブラリ

説明

Convolutional Interleaver ブロックは入力信号内のシンボルを並べ替えます。内部的には、このブロックはシフト レジスタのセットを使用します。k 番目のシフト レジスタの遅延値は [Register length step] パラメーターの (k-1) 倍です。シフト レジスタの数は [Rows of shift registers] パラメーターの値です。

[Initial conditions] パラメーターは、シミュレーションの開始時に各シフト レジスタを満たす値を示します (遅れがゼロの最初のシフト レジスタを除く)。[Initial conditions] がスカラーの場合、値は 1 番目を除くすべてのシフト レジスタを満たし、[Initial conditions][Rows of shift registers] パラメーターの長さの列ベクトルの場合、各エントリが対応するシフト レジスタを満たします。1 番目のシフト レジスタの遅れがゼロであるため、[Initial conditions] パラメーターの最初の要素の値は重要ではありません。

このブロックは、実数または複素数のスカラーまたは列ベクトル入力信号を受け入れます。出力信号は入力信号と同じサンプル時間をもちます。

このブロックは、データ型 int8uint8int16uint16int32uint32booleansingledouble、および固定小数点を受け入れます。この出力のデータ型は入力信号のデータ型と同じになります。

ダイアログ ボックス

Rows of shift registers

ブロックが内部的に使用するシフト レジスタの数。

Register length step

1 番目のレジスタに 0 シンボルが保持される各連続シフト レジスタに適合する追加のシンボルの数。

Initial conditions

シミュレーションの開始時に各シフト レジスタを満たす値。

このブロックを使用した例については、「たたみ込みインターリーブ」を参照してください。

HDL コード生成

このブロックは、HDL Coder™ を使用した HDL コードの生成をサポートします。HDL Coder は、HDL の実装および合成ロジックに影響を与える、追加の構成オプションを提供します。HDL コード生成の実装、プロパティおよび制限についての詳細は、HDL Coder ドキュメンテーションの「Convolutional Interleaver」を参照してください。

ペア ブロック

Convolutional Deinterleaver

参照

[1] Clark, George C. Jr. and J. Bibb Cain. Error-Correction Coding for Digital Communications. New York: Plenum Press, 1981.

[2] Forney, G., D., Jr. "Burst-Correcting Codes for the Classic Bursty Channel." IEEE Transactions on Communications, vol. COM-19, October 1971. 772-781.

[3] Ramsey, J. L. "Realization of Optimum Interleavers." IEEE Transactions on Information Theory, IT-16 (3), May 1970. 338-345.

この情報は役に立ちましたか?