エプソントヨコムがミックスドシグナル集積回路を 2 か月で設計・検証

「従来、回路レベルで3日、Verilog-Aで20分と非常に時間のかかっていたシステムシミュレーションにMATLABおよびSimulinkのシステムモデルを採用することにより、1分に短縮することができました。これにより短時間にかつシステマティックに各設計パラメータを決定し、システム仕様を決定することができました。」

課題

新しい16ビットADコンバータを含むミックスドシグナルICを2ヶ月で開発すること

ソリューション

システムレベル設計をモデリング、シミュレーション、検証するためにMathWorksのモデルベースデザインツールを採用

結果

  • シミュレーション時間を数日から数分に短縮
  • 開発期間を33%短縮
  • 大幅な設計コスト削減

⊿ΣADCの Simulink モデルと、パワースペクトル密度のプロット。

水晶デバイスは、今やあらゆる電子機器、家電製品に組み込まれその重要性も増しております。エプソントヨコムでは、今日ますます小型化・高精度化ニーズの高まる水晶デバイスを開発しています。こういった水晶デバイスは、たとえば、携帯電話、デジタル カメラ、自動車などに使用する時計機能、モバイルのテレビ チューナー、表面弾性波フィルター、ジャイロ センサーの実装に使用されています。

小型、低消費電流、高安定、高周波、高精度を実現するICへのニーズがより高まっていますが、コンポーネントが小型化されると、純粋なアナログ設計を使用して高周波数で安定性と精度を確保することが非常に困難になります。この問題を解決するために、ミックスドシグナル集積回路 (IC) を使用して単一のチップにアナログ回路とデジタル回路を組み合わせる手段がとられるようになっています。

エプソントヨコム では代表的なミックスドシグナル IC の一つである16 ビット⊿Σ型アナログ – デジタル変換器 (ADC) の開発にMATLAB® と Simulink® を採用しました。Simulink でモデリングとシミュレーションを行うことで、エプソントヨコムではエンジニアが十分な情報に基づいて設計方針を決定し、開発早期において設計を検証し、さらにハードウェア プロトタイプの数を削減することができたため、プロジェクトを 2 か月の期限内に完了し、大幅に開発コストを削減することができました。

課題

エプソントヨコムが⊿Σ型 ADC の開発を開始した時点では、再利用が可能な既存の設計資産はありませんでした。参照可能な設計がなかったため、入力容量、出力電圧、オペアンプ利得、スルーレートといった、広範囲のパラメータを評価しなければなりませんでした。エプソントヨコムの 上原 純氏は、次のように述べています。「すべての可能性を十分に検討するためには、膨大な数のシミュレーションを実行する必要がありました」

ADC の設計およびレイアウト完成までの期間はわずか 2 か月であったため、最初の2 週間で仕様を決定しなければなりませんでした。これは従来の開発フローで想定されるよりかなり短期間であるため、設計のオプションを検討するために、トランジスタレベルや Verilog-A レベルのシミュレーションを行う時間はありませんでした。さらに、プロジェクトを期限内に完了するためには、最初のサンプルICが出来上がった段階で検出されたエラーに対しては、マスクの変更、回路レベルでのシミュレーションでの確認といった時間とコストのかかる方法を繰り返し、対策の有効性を確認せざるを得ませんでした。

ソリューション

エプソントヨコムでは MathWorks のモデルベースデザイン製品を使用して、16 ビットデルタシグマ型 ADC のモデリング、シミュレーション、および検証を行いました。

一般的に⊿ΣADCの特性を決定づけるパラメータとして知られているものには、入力容量、オペアンプのゲイン、スルーレート、GB積、出力電圧範囲などがあります。これらのパラメータ間の関係はトレードオフとなるため、複数のパラメータの組み合わせでシミュレーションを実行し、最適となる値を求めています。Simulinkはこれらのシステムパラメータを実装したモデルの作成とシミュレーションに使用されました。

まずシミュレーションを通じて Simulink モデルの基本的な機能性を検証した後に、モデルのシステム パラメータをプログラムによって更新する MATLAB スクリプトが開発されました。これにより、パラメータ値を変更しながらのシミュレーション実行が自動化され、熱雑音を最小に抑え、信号対雑音比(SNR)の要求仕様を満たす値の組み合わせが特定されました。また、MATLAB により、これらのシミュレーション結果の可視化が行われ、設計のトレードオフがシステマティックに評価されました。

その後、得られた設計パラメータに基づき、エンジニアリング サンプルが作成されました。これらの IC プロトタイプを評価した結果、予想より高調波歪が大きく、信号対雑音比を劣化させることが判明しました。

そこで、Simulinkモデルを使用して問題点を調査し、原因を特定した結果、システムの挙動に関してさらに奥深い洞察を得ることができました。また、MATLAB を活用して歪の問題に対処する補償アルゴリズムが開発され、このアルゴリズムが Simulink システムモデルにMATLABコードで記述された機能ブロックとして実装されました。再びシミュレーションを実行して、歪が十分に抑えられたことを確認した後、IC 設計にこの対策が反映されました。

結果

  • シミュレーション時間を数日から数分に短縮. 上原氏は次のように述べています。「従来、回路レベルで3日、Verilog-Aで20分と非常に時間のかかっていたシステムシミュレーションにMATLABおよびSimulinkのシステムモデルを採用することにより、1分に短縮することができました。これにより短時間にかつシステマティックに各設計パラメータを決定し、システム仕様を決定することができました。」
  • 開発期間を33%短縮. エプソントヨコムではこの新規設計の⊿ΣADCを含むミックスドシグナルICのレイアウトを結果的に 2 か月の期限以内に完了させました。同社のエンジニアは、 従来の開発方法を使用していれば、このプロジェクトは 3 か月かかったであろうと推測しています。
  • 大幅な設計コスト削減. Simulinkモデルを利用したモデルベースの検証フローにより、サンプルICで検出されたSNR劣化要因を解析し、適切な対策を講じることができました。チームで検討した対策アルゴリズムをMATLABコードで記述された機能ブロックとしてモデル内に組み込み、シミュレーションするという方法で、従来1日以上要していた確認作業をほんの数分で完了することができました。これにより、マスク変更、回路シミュレーションを繰り返す無駄な工程を回避し、大幅な設計コストの削減を実現することができました。